一种JTAG边界扫描测试电路

摘要

本实用新型涉及技术领域，提供一种JTAG边界扫描测试电路，包括由JTAG控制器、CPLD、CPU和外围设备组成的环形串接链路，该JTAG控制器、CPLD、CPU、外围设备之间依次连接，其还包括设置在CPLD和CPU之间线路上且当进行BSCAN测试时为所述CPU提供Power Management信号的Switch电路以及与Switch电路连接的BYPASS电路；Switch电路还通过GPIO信号线与JTAG控制器连接，从而实现对CPLD和CPU之间引脚互联测试的覆盖，提高测试效率，而且降低引脚焊接不良率。