基于FPGA的超高速局部放电信号检测网络设备

摘要

本实用新型公开了基于FPGA的超高速局部放电信号检测网络设备。包括用于采集模拟局放信号的模数转换AD芯片，与模数转换AD芯片的输出端连接的FPGA芯片，与FPGA芯片连接的PHY芯片，PHY芯片通过千兆以太RJ45网络接口与PC机连接，模数转换AD芯片的输入端还连接有时钟芯片，该时钟芯片的输入端与FPGA芯片的输出端连接，模数转换AD芯片的输入端也与FPGA芯片的输出端连接。本实用新型以FPGA为核心实现局部放电信号的采集、储存与计算，优化了系统的设计，降低了上位机数据处理的要求和限制；通过FPGA的RAM阵列设计和千兆以太网传输技术，达到千兆比特每秒的全速率数据传输能力。本实用新型的数据处理速率高，在低成本、小尺寸、低功耗、系统集成和维护等方面，均有显著提高。