可用于高速率频率除法器的超高速电平/边沿触发器

摘要

本实用新型涉及一种基于动态阻性负载和感性并联负载的高速电平/边沿触发器。包括：由第一NMOS管，第二NMOS管组成的时钟差分对，由第三NMOS管，第四NMOS管组成的取样对，由第五NMOS管，第六NMOS管组成的保持对，所述取样对和保持对与一对无源电感性负载和动态负载对串联连接，所述无源电感性负载由第一电阻、第二电阻分别与第一电感、第二电感串联后并联而成，所述动态负载对由栅极连接在时钟信号上的第一PMOS管、第二PMOS管组成。本实用新型提出的电平/边沿触发器可应用于超高速除法器，拥有差分结构并可以工作在10G以上的频率，并且用普通的数字亚微米CMOS工艺即可实现。本实用新型提出的电路在宽带光纤通讯、UWB无线系统、广播和GPS等高速通信系统中有着广阔的应用前景。