一种可用于高速率频率除法器的超高速电平/边沿触发器

摘要

本发明涉及一种基于动态阻性负载和感性并联负载的高速电平/边沿触发器。它由以下部分组成：一个时钟差分对(M1，M2)，一个取样对(M3，M4)，一个保持对(M5，M6)，一个栅极连接到时钟信号的PMOS动态负载对(M7，M8)和一对与负载电阻(R1，R2)串联的电感(L1，L2)，所述负载电阻(R1，R2)也可为电感(L1，L2)的寄生电阻。本发明提出的电平/边沿触发器可应用于超高速除法器，它拥有差分结构并可以工作在10G以上的频率，并且用普通的数字亚微米CMOS工艺即可实现。本文提出的电路在宽带光纤通讯、UWB无线系统、广播和GPS等高速通信系统中有着广阔的应用前景。