一种基于FPGA的纳秒级数字可编程延时电路

摘要

本发明公开了一种基于FPGA的纳秒级数字可编程延时电路。延时电路由可编程横向选择器以及可实现不同延时时间的纵向延时单元组成。横向选择器由若干个二选一选择器级联而成，纵向延时单元由不同个数的基本延时单元级联而成，横向选择器通过控制输入信号是否经过纵向延时单元实现可编程延时，并使用布局布线约束技术使延时精确可控。本发明通过编程可实现纳秒级精确延时，并使用FPGA设计实现，具有很高的精确度、较强的通用性以及适用性。