半导体集成电路的衬底和半导体集成电路的制造方法

摘要

本发明的目的在于得到容易制造抗软错误、锁定、ESD的性能强的集成电路的半导体集成电路的衬底。在形成存储单元部(5)、逻辑部(6)和输入输出部(8)的各部分的区域中，与各部分必须具有的抗软错误、锁定、ESD的性能相一致，使杂质浓度比衬底单晶(51、55)低的半导体表面层的膜厚变化。