具有复杂逻辑块的可编程逻辑器件

摘要

本发明公开了带有逻辑单元的基于复杂逻辑块(CLB)的可编程逻辑器件(PLD)，该逻辑单元具有改进的逻辑、寄存器、运算器、逻辑压缩以及定时功能和性能。PLD的CLB被安排成阵列的行与列并且由多个互连线互联。多个CLB中的每一个具有安排在第一列和第二列的第一片逻辑单元和第二片逻辑单元。提供了在每列的每个逻辑单元之间的第一和第二进位链。至少一个逻辑单元包括一个或多于一个查找表和运算逻辑电路，该查找表用于在提供给所述一个逻辑单元的一组输入信号上植入逻辑功能，该运算电路被配置来接收进位输入信号并产生形成部分第一进位链的进位输出信号。在一个实施例中，所述逻辑单元还包括第一输出寄存器和第二输出寄存器，并且由该逻辑单元产生的一组输出在第一输出寄存器和第二输出寄存器之中被分区。在另一个实施例中，提供了一个寄存器的输出，该输出经由寄存器反馈连接作为该单元的一个查找表的输入。在又一个实施例中，提供给第一和第二查找表的一组输入是不同的，相对于仅有同一组输入，通过使能每个单元在不同的两组输入上执行逻辑功能，使能了更高程度的逻辑效率或“压缩”。最后，在另一个实施例中，运算逻辑电路能够产生两个SUM输出信号。