首页> 中国专利> 解码设备中的错误检验和校正的存储器读方法和读电路

解码设备中的错误检验和校正的存储器读方法和读电路

页面导航

摘要
著录项
法律信息
相似文献

摘要

一种减少为ECC所需要的存储器读周期数目的存储器读电路和读方法。对于存储从一个致密盘驱动器的解码设备中的致密盘重现的扇区数据的数据存储器来说，其ECC所需要的存储器读方法包括的步骤有：按照物理地址，以一个页长页方式读周期来读数据存储器，ECC的符号存储在涉及数据存储器中存储的扇区数据的数据存储器的该物理地址处。

著录项

公开/公告号CN1110809C

专利类型发明授权
公开/公告日2003-06-04

原文格式PDF
申请/专利权人三星电子株式会社;
展开▼

申请/专利号CN97125552.0
发明设计人郑成铉;
展开▼

申请日1997-12-19
分类号G11B20/10;
代理机构11105 北京市柳沈律师事务所;
代理人马莹
地址韩国京畿道
入库时间 2022-08-23 08:56:24

法律信息

法律状态公告日

法律状态信息

法律状态
2012-02-29

未缴年费专利权终止 IPC(主分类):G11B 20/10 授权公告日:20030604 终止日期:20101219 申请日:19971219

专利权的终止
2003-06-04

授权

授权
1998-10-14

公开

公开
1998-06-17

实质审查请求的生效

实质审查请求的生效

相似文献

专利
中文文献
外文文献

1. 解码设备中的错误检验和校正的存储器读方法和读电路 [P] . 中国专利： CN1110809C . 2003.06.04
2. 读操作电路、半导体存储器和读操作方法 [P] . 中国专利： CN112712835A . 2021-04-27
3. An integrated circuit having a read / write memory and a test circuit for testing the same, and a read / write memory test method [P] . 韩国专利： KR20000065188A . 2000-11-06

机译：具有读/写存储器的集成电路和用于对其进行测试的测试电路以及读/写存储器测试方法
4. ELECTRICAL CIRCUIT COMPRISING A DYNAMIC RANDOM ACCESS MEMORY (DRAM) WITH CONCURRENT REFRESH AND READ OR WRITE, AND METHOD TO PERFORM CONCURRENT REFRESH AND READ OR WRITE IN SUCH A MEMORY [P] . 韩国专利： KR20110018947A . 2011-02-24

机译：包括具有同时刷新和读或写的动态随机存取存储器（DRAM）的电路，以及在该存储器中执行同时刷新和读或写的方法
5. ELECTRICAL CIRCUIT COMPRISING A DYNAMIC RANDOM ACCESS MEMORY (DRAM) WITH CONCURRENT REFRESH AND READ OR WRITE, AND METHOD TO PERFORM CONCURRENT REFRESH AND READ OR WRITE IN SUCH A MEMORY [P] . 世界知识产权组织专利： WO2009153736A1 . 2009-12-23

机译：包括具有同时刷新和读或写的动态随机存取存储器（DRAM）的电路，以及在该存储器中执行同时刷新和读或写的方法