一种集成电路菊花链结构及失效定位方法

摘要

本发明一种集成电路菊花链结构及失效定位方法，电路结构包括：塑封基板、基板布线、基板通孔、基板测试焊盘、BGA焊盘、芯片、芯片内布线、TSV通孔、芯片焊盘、倒装焊点。塑封基板正面设置若干基板布线和基板测试焊盘，基板布线连通基板上测试焊盘和倒装焊点，基板通孔连通基板布线和BGA焊盘；芯片在面向塑封基板侧设置若干条内布线，内布线连通倒装焊点，通过TSV通孔将每一个倒装焊点连通至芯片背面，并制作芯片焊盘，芯片焊盘的位置和数量与倒装焊点的数量和位置保持一致。本发明解决了塑封倒装焊菊花链电路中倒装焊点数量多导致焊点失效无法精确定位的问题，有助于开展封装失效分析，提升塑封倒装焊工艺质量、保障塑封倒装焊电路可靠性。

说明书

技术领域

本发明涉及一种集成电路菊花链结构及失效定位方法，属于半导体封装技术领域。

背景技术

目前，倒装焊技术是高性能、高可靠、高密度封装领域中应用最为广泛的互连技术，通过在芯片有源面制备面阵列排布凸点来实现芯片与基板的机械与电气连接，具有封装密度高、信号处理速度快、可靠性高等一系列优点。根据基板类型的不同，倒装焊可分为陶封倒装焊和塑封倒装焊，其中塑封倒装焊技术多采用多层结构有机基板，相比陶瓷基板，在布线密度、传输速度、体积、质量、成本等多方面具有极大的优势，因此塑封倒装焊技术的发展最为迅速。

随着塑封倒装焊封装密度的不断提升，互连焊点的尺寸、间距均急剧下降，这给封装工艺带来了严峻挑战，为了保障工艺质量并对产品可靠性进行验证，往往在正式产品封装之前会进行菊花链验证电路验证，通过芯片以及基板内部的布线将互连焊点进行连接，进行形成若干条完整链路，并从封装工艺以及长期可靠性等方面开展充分验证。菊花链电路包含菊花链芯片以及菊花链基板两部分，涉及芯片焊盘、芯片布线、基板焊盘、基板布线等诸多复杂结构，是菊花链电路设计的核心所在。

常规的塑封菊花链电路通过基板测试焊盘进行电连接测试，仅能实现一整条链路的失效检测，而一整条链路可能会包含成百上千个倒装焊点，根本无法精确定位，导致塑封菊花链电路失效后无法快速进行失效定位分析，进而严重影响失效模式及失效机理的分析，对塑封倒装焊工艺开发与优化造成严重阻碍。

发明内容

本发明所要解决的技术问题是：本发明提供一种集成电路菊花链结构及失效定位方法，用于塑封倒装焊工艺质量验证及长期可靠性评估，适用于不同尺寸、不同结构的塑封倒装焊基板，具有设计简单、应用广泛、结果准确等特点，可以有效表征塑封倒装焊工艺质量，解决塑封倒装焊菊花链电路由于倒装焊点数量多、结构复杂导致的难以失效定位的问题，进而为塑封倒装焊工艺质量及可靠性提升奠定基础。

本发明所采用的技术方案是：

第一方面，

一种集成电路菊花链结构，包括：塑封基板、基板布线、基板测试焊盘、芯片、芯片内布线、TSV通孔、芯片焊盘、倒装焊点、基板通孔和基板BGA焊盘；

塑封基板正面设置若干条基板布线和基板测试焊盘；塑封基板背面设置若干基板BGA焊盘；

芯片正面设置多条内布线；芯片背面设置多个芯片焊盘；

倒装焊点位于塑封基板和芯片之间；

芯片焊盘与倒装焊点的位置对应；芯片焊盘与倒装焊点之间通过TSV通孔实现电气连接；

多个倒装焊点依次相连形成一条链路，位于链路两端的倒装焊点通过基板布线分别连通基板测试焊盘；同一条链路上的倒装焊点间隔通过内布线和基板布线实现电气连接；

基板通孔位于塑封基板的内部；基板通孔连通基板布线和基板BGA焊盘；基板BGA焊盘与倒装焊点的位置对应。

优选地：所述塑封基板为多层复合结构，塑封基板表面尺寸取值范围为5×5mm～45×45mm，塑封基板的厚度为1～2mm。

优选地：所述塑封基板采用玻璃纤维布浸蘸环氧树脂作为增强结构，增强结构的厚度取值范围为400～800μm；采用BT树脂或ABF树脂作为积层结构，附着在增强结构上下两侧，积层结构的层数为2～8层，每层积层结构的厚度为15～30μm。

优选地：芯片为硅基材料，在芯片正面制备有芯片内布线，内布线材质为铜，形状为直线或折线，采用电镀工艺制备，内布线的宽度为10～15μm；

将每条链路上的倒装焊点依次进行标号，编号2n+1和2n+2的倒装焊点的两两上端之间通过内布线连通；n为0，1，2，3…。

优选地：基板布线的材质为铜，形状为直线或折线，采用电镀工艺制备，基板布线的宽度为15～20μm；

每条链路上编号2n+2和2n+3的倒装焊点的两两下端之间通过基板布线连通。

优选地：所述倒装焊点的成分为锡基材料，采用置球法或电镀法制备，采用回流焊的方法实现芯片与塑封基板的互连，倒装焊点的直径取值范围为80～120μm。

优选地：所述塑封基板上测试焊盘的总数为偶数，每条链路上倒装焊点的总数为偶数，相邻两个测试焊盘为一组，每组中的两个测试焊盘分别连接每个链路的第一个和最后一个倒装焊点。

优选地：基板上测试焊盘的形状为圆形或者正方形，当基板上测试焊盘为圆形时直径取值范围为1mm～2mm，当基板上测试焊盘为正方形时边长取值范围为1mm～2mm；基板上测试焊盘采用电镀工艺制备，为Ni-Au结构，Ni层上方为Au层，Ni层厚度达到2.54μm以上，Au层厚度取值范围为0.02μm～0.3μm。

优选地：芯片焊盘直径取值范围为90～150um，芯片焊盘材料为Cu-Ni结构，Cu的厚度为5um，Ni的厚度取值范围为2～3um。

第二方面，

一种利用第一方面所述的一种集成电路菊花链结构进行失效定位方法，包括步骤如下：

步骤一、将万用表调至欧姆档，使万用表的红黑表笔分别与一组基板测试焊盘接触，直至遍历每一组测试焊盘，若存在阻值无限大情况，表明连通该组测试焊盘上的链路失效，记录失效链路的基板测试焊盘编号；

步骤二、使用万用表中的任意一个表笔作为笔A，另一个表笔作为笔B；使用笔A接触失效链路对应的任意一个基板测试焊盘保持不动，将另一个笔B按倒装焊点的连通顺序与失效链路上的芯片焊盘依次接触，直至遍历每一个芯片焊盘，若相邻两个芯片焊盘出现阻值突变成无限大的情况，记录阻值无穷大的基板测试焊盘编号，作为失效点；

步骤三、使用笔A接触失效点后的第一个芯片焊盘保持不动，将另一个表笔B从失效点后的第二个芯片焊盘开始，继续向后遍历失效链路上其余芯片焊盘，若相邻两个芯片焊盘出现阻值突变成无限大的情况，记录阻值无穷大的基板测试焊盘编号，作为失效点；

步骤四、重复步骤三多次直至遍历失效链路上所有的芯片焊盘，获得多个失效点；

步骤五、将万用表的笔A与任意一个失效点的基板测试焊盘接触，另一个表笔接触基板测试焊盘对应的基板BGA焊盘，若存在阻值无限大情况，则判定该基板测试焊盘对应的倒装焊点失效，反之，则判定与测试焊盘对应的倒装焊点所相连的基板布线或者芯片内布线失效；

步骤六、重复步骤五多次，直至遍历所有失效点；

步骤七、重复步骤二到步骤六，直至遍历所有失效链路的基板测试焊盘，完成失效定位工作。

本发明与现有技术相比的有益效果是：

(1)本发明中的电路结构采用基板内布线、芯片内布线、倒装焊点形成电通断测试链路，可以实现对所有焊点焊接质量的有效检测，覆盖面广；

(2)本发明中的电路结构通过TSV通孔和基板通孔将倒装焊点分别导引至芯片背面和BGA焊盘，可以有效解决常规菊花链电路结构中倒装焊点无法精确定位检测的问题。

附图说明

图1为塑封菊花链电路结构侧视图；

图2为塑封菊花链电路结构俯视图；

图3为塑封基板测试焊盘通断测试图；

图4为塑封基板测试焊盘-芯片焊盘通断测试图；

图5为芯片焊盘-BGA焊盘通断测试图。

具体实施方式

下面结合附图和具体实施对本发明作进一步详细的描述，但并不局限如此，凡事对本发明方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围，均应涵盖在本发明的保护范围中。

本发明一种集成电路菊花链结构，见图1和图2包括：塑封基板1、基板布线2、基板测试焊盘3、芯片4、芯片内布线5、TSV通孔6、芯片焊盘7、倒装焊点8、基板通孔9和基板BGA焊盘10。塑封基板1正面设置若干条基板布线2和基板测试焊盘3；塑封基板1背面设置若干基板BGA焊盘10；

芯片4正面(靠塑封基板1一侧)设置多条内布线5；芯片4背面设置多个芯片焊盘7；倒装焊点8位于塑封基板1和芯片4之间；芯片焊盘7与倒装焊点8的位置对应；芯片焊盘7与倒装焊点8之间通过TSV通孔6实现电气连接；多个倒装焊点8依次相连形成一条链路，位于链路两端的倒装焊点8下端通过基板布线2分别连通基板测试焊盘3；同一条链路上的倒装焊点8间隔通过内布线5和基板布线2实现电气连接；基板通孔9位于塑封基板1的内部；基板通孔9连通基板布线2和基板BGA焊盘10；基板BGA焊盘10与倒装焊点8的位置对应。

所述塑封基板1为多层复合结构，塑封基板1表面尺寸取值范围为5×5mm～45×45mm，塑封基板1的厚度为1～2mm，如图1所示。

所述塑封基板1采用玻璃纤维布浸蘸环氧树脂作为增强结构，增强结构的厚度取值范围为400～800μm；采用BT树脂或ABF树脂作为积层结构，附着在增强结构上下两侧，积层结构的层数为2～8层，每层积层结构的厚度为15～30μm。

芯片4为硅基材料，在芯片4正面制备有芯片内布线5，内布线5材质为铜，形状为直线或折线，采用电镀工艺制备，内布线5的宽度为10～15μm；将每条链路上的倒装焊点8依次进行标号，编号2n+1和2n+2的倒装焊点8的两两上端之间通过内布线5连通，位于链路上头两个倒装焊点8的两两上端之间通过内布线5连通；位于链路上最后两个倒装焊点8的两两上端之间通过内布线5连通；n为正整数。

基板布线2的材质为铜，形状为直线或折线，采用电镀工艺制备，基板布线2的宽度为15～20μm；每条链路上编号2n+2和2n+3的倒装焊点8的两两下端之间通过基板布线2连通；每条链路上编号2、3的倒装焊点8的两两下端之间通过基板布线2连通。即将第二个和第三个、第四个和第五个...(以此类推)每两个倒装焊点8连通。

所述倒装焊点8的成分为锡基材料，采用置球法或电镀法制备，采用回流焊的方法实现芯片4与塑封基板1的互连，倒装焊点8的直径取值范围为80～120μm。

所述塑封基板1上测试焊盘3的总数为偶数，每条链路上倒装焊点8的总数为偶数，相邻两个测试焊盘3为一组，每组中的两个测试焊盘3分别连接每个链路的第一个和最后一个倒装焊点8；基板上测试焊盘3的形状为圆形或者正方形，当基板上测试焊盘3为圆形时直径取值范围为1mm～2mm，当基板上测试焊盘3为正方形时边长取值范围为1mm～2mm；基板上测试焊盘3采用电镀工艺制备，为Ni-Au结构，Ni层上方为Au层，Ni层厚度达到2.54μm以上，Au层厚度取值范围为0.02μm～0.3μm。

基板通孔9内部填充材料为铜，基板通孔9的直径为200um。

TSV通孔6位于芯片4的内部，TSV通孔6填充材料为铜，直径为10um，TSV通孔6的位置与倒装焊点8的位置一致，并与芯片4背面的芯片焊盘7连通，芯片焊盘7直径取值范围为90～150um，芯片焊盘7材料为Cu-Ni结构，Cu的厚度为5um，Ni的厚度取值范围为2～3um。

一种利用上述的一种集成电路菊花链结构进行失效定位方法，包括步骤如下：

步骤一、将万用表调至欧姆档，使万用表的红黑表笔分别与一组基板测试焊盘3接触，直至遍历每一组测试焊盘3，若存在阻值无限大情况，表明连通该组测试焊盘3上的链路失效，记录失效链路的基板测试焊盘3编号，见图3；

步骤二、使用万用表中的任意一个表笔作为笔A，另一个表笔作为笔B；使用笔A接触失效链路对应的任意一个基板测试焊盘3保持不动，将另一个笔B按倒装焊点8的连通顺序与步骤一中失效链路上的芯片焊盘7依次接触，直至遍历每一个芯片焊盘7，若相邻两个芯片焊盘7出现阻值突变成无限大的情况，记录阻值无穷大的基板测试焊盘7编号，作为失效点；

步骤三、使用笔A接触失效点后的第一个芯片焊盘7保持不动，将另一个表笔B从失效点后的第二个芯片焊盘7开始，继续向后遍历失效链路上其余芯片焊盘7，若相邻两个芯片焊盘7出现阻值突变成无限大的情况，记录阻值无穷大的基板测试焊盘7编号，作为失效点；见图4；

步骤四、重复步骤三多次直至遍历失效链路上所有的芯片焊盘7，获得多个失效点；

步骤五、将万用表的笔A与任意一个失效点的基板测试焊盘7接触，另一个表笔接触基板测试焊盘7对应的基板BGA焊盘10，若存在阻值无限大情况，则判定该基板测试焊盘7对应的倒装焊点8失效，反之，则判定与测试焊盘7对应的倒装焊点8所相连的基板布线2或者芯片内布线5失效，见图5；

步骤六、重复步骤五多次，直至遍历所有失效点；

步骤七、重复步骤二到步骤六，直至遍历所有失效链路的基板测试焊盘3，完成失效定位工作。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。