一种基于多fanout逻辑的时序器件资源优化方法

摘要

本发明公开一种基于多fanout逻辑的时序器件资源优化方法，属于芯片设计的技术领域。本发明基于多fanout逻辑的模块分组，通过合并多输出fanout结构，对大规模电路设计进行精简,遍历查找组合逻辑中模块间最低耦合度，即输入个数或输出个数最少，确定时序器件的最佳放置位置，在此位置创建最低耦合度数量个相同的时序器件来减少时序器件的数量，从而减少了时序器件的资源占用，实现了资源优化。