公开/公告号CN115549654A
专利类型发明专利
公开/公告日2022-12-30
原文格式PDF
申请/专利权人 北京奕斯伟计算技术股份有限公司;广州全盛威信息技术有限公司;
申请/专利号CN202211164336.2
申请日2022-09-23
分类号H03K5/125;H03K5/156;
代理机构北京成创同维知识产权代理有限公司;
代理人蔡纯;杨思雨
地址 100176 北京市大兴区北京经济技术开发区科创十街18号院3号楼1层101室
入库时间 2023-06-19 18:08:07
法律状态公告日
法律状态信息
法律状态
2022-12-30
公开
发明专利申请公布
机译: 时钟时序校准电路和用于校准不同时钟信号之间的相位差的时钟时序校准方法以及使用该电路的相关模数转换系统
机译: 用于校准不同时钟信号与相关模拟到数字转换系统之间的相位差的时钟时序校准电路和时钟时序校准方法
机译: 产生校准时钟电路的方法以及根据该方法校准的时钟电路