组合逻辑单元的时序特征的表征方法、存储介质

摘要

本发明公开了一种全电压域组合逻辑单元的时序特征的表征方法、存储介质。其中表征方法包括：设定组合逻辑单元的工作环境、参数；选择输出负载loadmin，并改变输入转换时间，进行少量蒙特卡洛仿真建立延时标准差与输入转换时间的关系模型；在亚阈值区或超阈值区选择阶跃情况的输入转换时间，改变输出负载，进行少量蒙特卡洛仿真建立对应的延时标准差与输出负载的关系模型；在亚阈值区或超阈值区选择取值为慢输入的输入转换时间，改变输出负载，进行少量的蒙特卡洛仿真建立对应延时标准差与输出负载的关系模型；将得到的所有关系模型进行整合，获得全电压域时序特征的表征模型。本发明仿真次数少，可以快速得到对应的时序特征的表征参数。

说明书

技术领域

本发明涉及电子设计自动化的技术领域，尤其涉及一种适用于全电压域的组合逻辑单元的时序特征的表征方法。

背景技术

在电路工作的过程中，每个单元产生的延时都不是恒定不变的，具有一定的波动性，而波动的大小通常以标准差σ作为时序统计参数来衡量。查找表型时序分析方法一直是EDA(Electronic design automation，电子设计自动化)工具的核心，随着工艺节点的缩小，为了能更准确计算得到统计延时，一系列方法依次被提出：OCV(片上波动)，AOCV(先进片上波动)，POCV(参数片上波动)，和LVF(库波动格式)。

其中，OCV是在单元延时时序库的基础上通过乘以一个固定系数来表征延时波动对单元和路径的影响，而这个系数是通过反相器链仿真得到的，这种方法虽然在一定程度上保证了电路时序收敛，但是不能准确获得延时信息，尤其在先进的工艺节点，波动影响更大的情况下，会带来更大的悲观性。AOCV则将固定系数变为随着级数长度变化的系数，这种方法虽然进一步减小了误差，但是在获取系数的过程中增大了仿真开销。POCV是将单元在一个固定的输入传输时间和负载下进行特征化，并给出延时波动灵敏度来表征局部波动。这种方法在精度上得到了进一步提升，但是由于其同一单元只有一种特征环境，仍会导致较大误差。LVF基于POCV的缺点，结合查找表的特点，以输入转换时间和输出负载作为索引，建立了含有均值和方差的查找表格式。相较于POCV，虽然LVF特征化时间随着查找表取值个数的增加而增加，但是由于其更加详细的表格，精度也进一步得到提升。

上述方法都是基于库，即离散的PVT和由输入传输时间和输出负载构成的查找表。他们的优点在于可以提前进行特征化参数的提取，且精度较高，但是缺点也是显而易见的，在建库的过程中需要消耗大量的时间用于获取特征化参数，在保证精度的情况下，以LVF库为例，每个单元在特定PVT下需要进行7*7次蒙特卡洛分析，由此针对不同驱动强度、不同类型单元所需要花费的仿真开销也将是巨大的。

因此，如何提供一种仿真开销较小的电路的时序特征的表征方法是业界亟待解决的技术问题。

发明内容

为了解决现有技术中获取电路时序特征仿真开销较大的技术问题，本发明提出了组合逻辑单元的时序特征的表征方法、存储介质。

本发明提出的组合逻辑单元的时序特性的表征方法，包括：

设定需要表征的组合逻辑单元的工作环境以及工作参数；

在所述工作环境下选择输出负载load

判断所述组合逻辑单元工作在亚阈值区还是超阈值区；

在所述工作环境下，在亚阈值区或超阈值区选择取值为阶跃情况的输入转换时间，并改变输出负载，通过进行预设次数的蒙特卡洛仿真建立亚阈值区或超阈值区快输入下延时标准差与输出负载的关系模型；

在所述工作环境下，在亚阈值区或超阈值区选择取值为慢输入的输入转换时间，并改变输出负载，通过进行预设次数的蒙特卡洛仿真建立亚阈值区或超阈值区慢输入下延时标准差与输出负载的关系模型；所述取值为慢输入的输入转换时间的值大于所述快慢输入边界处的输入转换时间的值；

将得到的亚阈值区或超阈值区的所有关系模型进行整合，获得所述组合逻辑单元时序特征的表征模型。

进一步，所述延时标准差与输入转换时间的关系模型，以及快慢输入边界处的输入转换时间的值通过以下步骤得到：

选择输出负载load

随机选取两组取值为慢输入的输入转换时间slew

以两组输入转换时间slew

输出以输入转换时间slew、输出负载load

进一步，所述在亚阈值区或超阈值区建立快输入下延时标准差与输出负载的关系模型包括：

选取所述输入转换时间slew并改变输出负载load

以输出负载load

输出以输入转换时间slew、输出负载load

通过输出的两组数据建立亚阈值区或超阈值区快输入下延时标准差和输出负载的关系模型。

进一步，所述在亚阈值区建立慢输入下延时标准差与输出负载的关系模型包括：

随机选择取值为慢输入的输入转换时间slew

所述延时标准差

建立亚阈值区慢输入下的延时标准差和输出负载的关系模型。

进一步，所述在超阈值区建立慢输入下延时标准差与输出负载的关系模型包括：

随机选择取值为慢输入的输入转换时间slew

基于所述直线L1的表达式，获得输入转换时间slew

选取输入转换时间slew

以输出负载load

将延时标准差

选取输入转换时间为slew

以输出负载load

计算输入转换时间slew

通过直线L

在输入转换时间slew

输出以输入转换时间slew

通过输出的数据建立超阈值区输入转换时间slew

选择任意慢输入下的输入转换时间slew

在输出负载为输出负载load

选择输入转换时间slew

并计算直线L3`和直线L4`交点处输出负载

选择输入转换时间slew

选择输入转换时间slew

建立超阈值区、慢输入情况延时标准差和输出负载的关系模型。

进一步，所述工作参数包括组合逻辑单元的类型、尺寸、温度、工艺角以及工作电压当中的至少一种。

进一步，所述预设最小输出负载为0.1fF。

进一步，在所述亚阈值区所述预设次数大于等于4。

进一步，在所述超阈值区所述预设次数大于等于6。

本发明提出的计算机可读存储介质，用于存储计算机程序，所述计算机程序运行时执行上述技术方案所述的全电压域组合逻辑单元的时序特征的表征方法。

本发明通过对不同情况下采用少量的蒙特卡洛仿真来得到组合逻辑单元的输入转换时间以及输出负载以及延时标准差的关系模型，从而得到全电压域组合逻辑单元的输入转换时间、输出负载以及延时标准差的关系模型，通过本发明可以快速获得以输入转换时间slew、输出负载load为索引的延时波动的时序统计参数，以解决在传统时序统计特性建库过程中需要花费大量仿真开销的技术问题。与现有技术相比，本发明具有以下优点：

1、本发明针对不同类型的组合逻辑单元时序统计参数的获取具有很好的适用性，并且在不同驱动强度、不同电压、不同温度、不同工艺角的情况下依然可以适用；

2、本发明在亚阈值情况下选定的电压节点，仅需要通过4次蒙特卡洛仿真即可获得在此电压节点下延时标准差σ与输入转换时间slew、输出负载load的关系模型，从而有效降低了仿真开销，且平均误差小于10％；

3、本发明在超阈值情况下选定的电压节点，仅需要通过6次蒙特卡洛仿真即可获得在此电压节点下延时标准差σ与输入转换时间slew、输出负载load的关系模型，从而有效降低了仿真开销，且平均误差小于10％。

附图说明

下面结合实施例和附图对本发明进行详细说明，其中：

图1是本发明的整体流程图。

图2是本发明建立延时标准差与输入转换时间关系模型的流程图。

图3是本发明在亚阈值区快输入情况下建立延时标准差与输出负载的关系模型的流程图。

图4是本发明在亚阈值区慢输入情况下建立延时标准差与输出负载的关系模型的流程图。

图5是本发明在超阈值区快输入情况下建立延时标准差与输出负载的关系模型的流程图。

图6是本发明在超阈值区慢输入情况下建立延时标准差与输出负载的关系模型的流程图。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

由此，本说明书中所指出的一个特征将用于说明本发明的一个实施方式的其中一个特征，而不是暗示本发明的每个实施方式必须具有所说明的特征。此外，应当注意的是本说明书描述了许多特征。尽管某些特征可以组合在一起以示出可能的系统设计，但是这些特征也可用于其他的未明确说明的组合。由此，除非另有说明，所说明的组合并非旨在限制。

本发明提出的组合逻辑单元的时序特性的表征方法，主要包括以下步骤。

设定需要表征的组合逻辑单元的工作环境以及工作参数。在一个实施例中，工作参数包括组合逻辑单元的类型、尺寸、温度、工艺角以及工作电压当中的至少一种。

在设定的工作环境下选择输出负载load

判断组合逻辑单元工作在亚阈值区还是超阈值区；

如果工作在亚阈值区，则在设定的工作环境下，在亚阈值区选择取值为阶跃情况的输入转换时间，并改变输出负载，通过进行预设次数的蒙特卡洛仿真建立亚阈值区快输入下延时标准差与输出负载的关系模型；如果工作在超阈值区，则在设定的工作环境下，在超阈值区选择取值为阶跃情况的输入转换时间，并改变输出负载，通过进行预设次数的蒙特卡洛仿真建立超阈值区快输入下延时标准差与输出负载的关系模型。

慢输入下延时标准差与输出负载的关系模型也是根据电压的不同而依据不同的情况进行，在设定的工作环境下，在亚阈值区或超阈值区选择取值为慢输入的输入转换时间，并改变输出负载，通过进行预设次数的蒙特卡洛仿真建立亚阈值区或超阈值区慢输入下延时标准差与输出负载的关系模型；其中取值为慢输入的输入转换时间的值大于快慢输入边界处的输入转换时间的值；

将得到的亚阈值区或超阈值区的所有关系模型进行整合，就可以获得组合逻辑单元时序特征的表征模型，该表征模型可以适用于全电压域的电路。

下面结合图1对本发明的整体流程进行进一步说明。

步骤101、设定组合逻辑单元的工作环境，选定需要快速表征的组合逻辑单元的类型、尺寸、温度以及工艺角，并设置工作电压V；

步骤102、在选定的工作环境下，选择最小输出负载的情况，即输出负载load

改变输入转换时间slew,通过对单元进行少量的蒙特卡洛仿真，建立延时标准差σ与输入转换时间slew的关系模型，并由此关系模型获得快慢输入边界处的输入转换时间

步骤103、判断当前的工作电压V是否大于阈值电压V

步骤104、此时组合逻辑单元工作在亚阈值区，在此条件下选择输入转换时间为阶跃情况，即等价于slew＝0ps，改变输出负载load,通过对单元进行少量的蒙特卡洛仿真，建立快输入下延时标准差σ随输出负载load的关系模型；

步骤105、此时组合逻辑单元工作在亚阈值区，在此条件下选择输入转换时间为慢输入情况，即

步骤106、此时单元工作在超阈值区，在此条件下选择输入转换时间为阶跃情况，即slew＝0ps，改变输出负载load,通过对组合逻辑单元进行少量的蒙特卡洛仿真，建立快输入下延时标准差σ随输出负载load变化而变化的关系模型；

步骤107、此时单元工作在超阈值区，在此条件下选择输入转换时间为慢输入情况，即

步骤108、将亚阈值区和超阈值区所需要的电压节点进行整合，即可得到在选定环境下，该组合逻辑单元全电压域时序统计特性快速表征模型，从而快速获得以输入转换时间slew、输出负载load为索引的延时波动的时序统计参数。

在一个实施例中，在设定的工作环境下选择输出负载load

先选择输出负载load

随机选取两组取值为慢输入的输入转换时间slew

以两组输入转换时间slew

输出以输入转换时间slew、输出负载load

下面结合图2对本发明的上述慢输入的延时标准差和输入转换时间的关系模型的详细流程进行说明。

步骤201：在选定的工作环境下，选取输入转换时间为阶跃情况，即slew＝0ps,在输出负载load

步骤202、在选定工作环境下，选取两组取值为慢输入的输入转换时间slew

步骤203、在选定的工作环境下，以取值为慢输入的输入转换时间slew

步骤204、在选定工作环境下，在输出负载load

步骤205、输出以输入转换时间slew＝0、输出负载load

在亚阈值区或者是超阈值区建立快输入情况下的延时标准差和输出负载的关系模型的流程相同，在亚阈值区或超阈值区建立快输入下延时标准差与输出负载的关系模型具体包括如下步骤。

选取输入转换时间slew，并改变输出负载load

以输出负载load

输出以输入转换时间slew、输出负载load

通过输出的两组数据建立亚阈值区或超阈值区快输入下延时标准差和输出负载的关系模型。

下面结合图3和图5对本发明建立全电压域快输入情况下延时标准差和输出负载的关系模型进行进一步详细的说明。

如图3所示，亚阈值区快输入情况下延时标准差和输出负载的关系模型具体包含了如下步骤。

步骤301、在选定的工作环境下，选取输入转换时间为阶跃情况，即slew＝0ps,选取一组较大的输出负载load

步骤302、在选定的工作环境下，以输出负载load

步骤303、在选定的工作环境下，在快输入情况下，即输入转换时间的取值小于

步骤304、输出以输入转换时间slew＝0、输出负载load

如图5所示，超阈值区快输入情况下延时标准差和输出负载的关系模型具体包含了如下步骤。

步骤501、在选定的工作环境下，选取阶跃情况，即输入转换时间slew＝0ps,选取一组较大的输出负载load

步骤502、在选定的工作环境下，以输出负载load

步骤503、在选定工作环境下，在快输入情况下，延时标准差σ＝L

步骤504、输出以输入转换时间slew＝0、最小的输出负载load

在亚阈值区建立慢输入下延时标准差与输出负载的关系模型具体包括如下步骤。

随机选择取值为慢输入的输入转换时间slew

将延时标准差

建立亚阈值区慢输入下的延时标准差和输出负载的关系模型。

下面结合图4对本发明建立亚阈值区慢输入下的延时标准差和输出负载的关系模型的详细过程进行说明。

步骤401、在选定工作环境下，在步骤203中可以获得快慢输入边界处的输入转换时间

步骤402、在选定工作环境下，将

步骤403、在选定的工作环境下，在慢输入的输入转换时间slew

在超阈值区建立慢输入情况下延时标准差与输出负载的关系模型的建立具体包括如下步骤。

随机选择取值为慢输入的输入转换时间slew

基于直线L1的表达式，获得输入转换时间slew

选取输入转换时间slew

以输出负载load

将延时标准差

选取输入转换时间为slew

以输出负载load

计算输入转换时间slew

通过直线L

在输入转换时间slew

输出以输入转换时间slew

通过输出的数据建立超阈值区输入转换时间slew

选择任意慢输入下的输入转换时间slew

在输出负载为输出负载load

择输入转换时间slew

并计算直线L3`和直线L4`交点处输出负载

选择输入转换时间slew

选择输入转换时间slew

建立超阈值区、慢输入情况延时标准差和输出负载的关系模型。

下面结合图6对建立超阈值区、慢输入情况延时标准差和输出负载的关系模型的具体步骤进行详细说明。

步骤601、在选定的工作环境下，在步骤203中可以获得快慢输入边界处的输入转换时间

步骤602、在选定的工作环境下，输入转换时间slew

步骤603、在选定的工作环境下，以输出负载load

步骤604、在选定的工作环境下，输入转换时间slew

步骤605、在选定工作环境下，输入转换时间slew

步骤606、在选定工作环境下，输入转换时间slew

步骤607、在选定工作环境下，输入转换时间slew

步骤608、在选定的工作环境下，输入转换时间slew

步骤609、在选定的工作环境下，输入转换时间slew

步骤610、输出以输入转换时间slew

步骤611、在选定工作环境下，对于任意慢输入条件下输入转换时间slew

步骤612、在选定的工作环境下，在最小的输出负载情况下，作任意慢输入条件输入转换时间slew

步骤613、在选定的工作环境下，输入转换时间slew

步骤614、在选定工作环境下，输入转换时间slew

步骤615、在选定的工作环境下，输入转换时间slew

步骤616、在选定工作环境下，输入转换时间slew

本发明还保护计算机可读存储介质，该计算机存储介质用来存储计算机程序，该计算机程序运行时执行上述技术方案的全电压域组合逻辑单元的时序特征的表征方法。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。本领域技术人员知悉的，在不脱离本发明的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等效替换。另外，在本发明的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此，本发明不受此处所公开的具体实施例的限制，所有落入本申请的权利要求范围内的实施例都属于本发明所保护的范围内。