铁电掺杂正反馈场效应晶体管器件及制备方法

摘要

一种铁电掺杂正反馈场效应晶体管器件，包括衬底、埋氧层、沟道层和绝缘层，在所述绝缘层上布设铁电介质层，在铁电介质层上设置具有距离间隔的靠近漏端的编程栅极(PG)和靠近源端的编程栅极，通过对编程栅极施加脉冲完成铁电非易失掺杂，获得可编辑的半导体沟道能带结构，构建正反馈机制，实现超陡峭亚阈值特性，并兼具数据的存储与计算功能；其中，所述靠近漏端的编程栅极与漏极之间以靠近漏端的侧墙掩蔽，所述靠近源端的编程栅极与源极之间以靠近源端的侧墙掩蔽；本发明还提供了该器件的制备方法。基于本发明，可同时获得超陡峭亚阈值特性和存算一体功能，从而突破工作电压和数据输运所导致的能耗性能瓶颈。

说明书

技术领域

本发明属于集成电路技术领域，特别涉及一种铁电掺杂正反馈场效应晶体管器件及制备方法。

背景技术

硅基集成电路产业遵循“摩尔定律”实现了近半个世纪的飞速发展，引领人类社会步入信息社会。目前，功耗问题已成为制约集成电路产业进一步发展的关键技术瓶颈，其根本原因在于：1)无法随特征尺寸同比例缩减的亚阈值特性，导致晶体管工作电压缩放进程停滞于0.6～0.7V(参考：International Roadmap for Devices and Systems，2021Edition—More Moore.)；2)冯诺依曼架构中不可避免的数据输运延时和能量损耗(参考：2021Roadmap on Neuromorphic Computing and Engineering.)。

发明内容

为了克服上述现有技术的缺点，针对上述后摩尔时代集成电路产业能效瓶颈，本发明的目的在于提供一种铁电掺杂正反馈场效应晶体管器件及制备方法，旨在同时获得超陡峭亚阈值特性和存算一体功能，从而突破工作电压和数据输运所导致的能耗问题。

为了实现上述目的，本发明采用的技术方案是：

一种铁电掺杂正反馈场效应晶体管器件，包括衬底、埋氧层、沟道层和绝缘层，在所述绝缘层上布设铁电介质层，在铁电介质层上设置具有距离间隔的靠近漏端的编程栅极和靠近源端的编程栅极，通过对编程栅极(PG)施加脉冲完成铁电非易失掺杂，获得可编辑的半导体沟道能带结构，构建正反馈机制，实现超陡峭亚阈值特性，并兼具数据的存储与计算功能；其中，所述靠近漏端的编程栅极与漏极之间以靠近漏端的侧墙掩蔽，所述靠近源端的编程栅极与源极之间以靠近源端的侧墙掩蔽。

在一个实施例中，本发明借助所述铁电介质层对半导体进行非易失铁电掺杂。所述铁电介质层可使用HfO

在一个实施例中，所述沟道层两端用重掺杂形成P型区域和N型区域，分别作为漏区和源区，漏区上方为漏极，源区上方为源极，绝缘层设置在沟道层中间部分的上方。

在一个实施例中，所述正反馈机制：对靠近漏端的编程栅极施加正向脉冲电压，漏区所处的沟道层上表面区域形成非易失的N型反型层；对靠近源端的编程栅极施加反向脉冲电压，源区所处的沟道层上表面区域形成非易失的P型反型层，其中N型反型层的势垒需高到足以阻碍空穴移动，P型反型层的势垒需高到足以阻碍电子移动；工作时，N

本发明还提供了所述铁电掺杂正反馈场效应晶体管器件的制备方法，包括如下步骤：

步骤1)，在XOI(X-On-Insuator)结构上生长绝缘层，其中X表示沟道层，I表示埋氧层，埋氧层下方为衬底；

步骤2)，在绝缘层上方淀积铁电介质层；

步骤3)，在铁电介质层上生长具有距离间隔的靠近漏端的编程栅极和靠近源端的编程栅极；

步骤4)，在全局上表面生长Si

步骤5)，刻蚀形成靠近漏端的侧墙和靠近源端的侧墙；

步骤6)，在沟道层分别进行离子注入形成源区和漏区；

步骤7)，在源区上生长源极，漏区上生长漏极。

在一个实施例中，所述步骤1)，利用干氧氧化工艺在XOI结构上生长厚度为1-2nm的绝缘层，绝缘层采用SiO

在一个实施例中，所述步骤2)，利用原子层淀积工艺在绝缘层上方淀积铁电介质层，即，以对应的前驱体源配合前驱体氧源和吹扫气体，在250-400℃的温度下反应淀积形成3-5nm厚的铁电介质层。铁电介质层可使用HfO

在一个实施例中，所述步骤3)，利用磁控溅射或原子层沉积工艺，在铁电介质层上生长5-50nm的靠近漏端的编程栅极和靠近源端的编程栅极，靠近漏端的编程栅极和靠近源端的编程栅极使用TaN、TiN和WN中的任意一种；所述步骤6)，源区注入磷离子形成N型源区，漏区注入硼离子形成P型漏区；所述步骤7)，利用磁控溅射或原子层沉积工艺，生长10-30nm的源极和漏极，源极和漏极使用Al、Ni、W和Ti中的任意一种。

与现有技术相比，本发明的有益效果是：

1.本发明利用铁电非易失掺杂获得可编辑的半导体沟道能带结构，从而构建正反馈机制，实现陡峭的亚阈值摆幅，较传统晶体管显著降低功耗。

2.本发明同时获得逻辑运算和非易失存储功能，可用于发展高能效非冯存算一体架构，有望突破后摩尔时代集成电路产业能效瓶颈。

附图说明

图1是传统的冯诺依曼架构示意图。

图2是非冯存算一体架构示意图。

图3是本发明铁电掺杂正反馈场效应晶体管器件结构示意图。

图4是铁电薄膜电滞回线示意图。

图5是与图4相应的铁电掺杂效果示意图。

图6是铁电掺杂正反馈场效应晶体管的能带示意图。

图7是本发明实现的超陡峭亚阈值曲线示意图。

具体实施方式

下面结合附图和实施例详细说明本发明的实施方式。

传统计算机用的是冯氏架构，如图1所示，其运算和存储是分离的，存在“存储墙”与“功耗墙”瓶颈，严重限制系统能效的提升，无法满足当下人工智能等领域的需求。

本发明针对后摩尔时代集成电路产业能效瓶颈，为满足低功耗和高能效需求，提出适用于非冯存算一体架构的铁电掺杂正反馈场效应晶体管器件及其制备方法，非冯存算一体架构如图2所示，其利用若干存算一体阵列同时进行数据存储及基于物理定律的矩阵向量乘法计算，可提升处理海量数据的能效。本发明通过为晶体管引入铁电非易失掺杂技术，获得可编辑的半导体沟道能带结构，从而构建正反馈机制，实现超陡峭亚阈值特性。此外，还同时具备了逻辑运算和数据存储功能，是高能效存算一体技术的理想器件结构。其既能实现计算，又能实现非易失存储，从而可用于发展高能效非冯存算一体架构。

为实现上述目的，图3显示了本发明一种铁电掺杂正反馈场效应晶体管器件的二维结构，衬底1上方为埋氧层2，埋氧层2上方为沟道层3，沟道层3两端用重掺杂形成P型区域和N型区域，分别作为漏区10和源区11，漏区10上方为漏极12，源区11上方为源极12，沟道层3上方为绝缘层4、铁电介质层5及编程栅极的堆叠。

具体地，衬底1、埋氧层2、沟道层3和绝缘层4是该器件的基本结构，绝缘层4布设在沟道层3中间部分的上方，铁电介质层5布设在绝缘层4上，编程栅极包括靠近漏端的编程栅极6和靠近源端的编程栅极7，两个编程栅极之间具有一定的距离间隔，并且，靠近漏端的编程栅极6与漏极12之间以靠近漏端的侧墙8掩蔽，所述靠近源端的编程栅极7与源极13之间以靠近源端的侧墙9掩蔽。

本发明还提供了图3所示铁电掺杂正反馈场效应晶体管器件的制备方法，主要包括如下步骤：

步骤1，在XOI(X-On-Insuator)结构上生长绝缘层4，其中X表示沟道层3，I表示埋氧层2，埋氧层下方为衬底1。

本步骤中，利用干氧氧化工艺，在沟道层4表面生长1-2nm的绝缘层5，绝缘层5采用SiO

步骤2，在绝缘层4上方淀积铁电介质层5。

本步骤中，利用原子层淀积工艺在绝缘层4上方淀积铁电介质层5，即，以对应的前驱体源配合前驱体氧源和吹扫气体，在250-400℃的温度下反应淀积形成3-5nm厚的铁电介质层5。

示例地，铁电介质层可使用HfO

步骤3，在铁电介质层5上生长具有距离间隔的靠近漏端的编程栅极6和靠近源端的编程栅极7。

本步骤中，利用磁控溅射或原子层沉积工艺，在铁电介质层5上生长5-50nm的靠近漏端的编程栅极6和靠近源端的编程栅极7，靠近漏端的编程栅极6和靠近源端的编程栅极7可使用TaN、TiN和WN中的任意一种。

步骤4，在全局上表面生长Si

本步骤可利用化学气相沉积工艺实现。

步骤5，形成靠近漏端的侧墙8和靠近源端的侧墙9。

本步骤可利用刻蚀工艺实现。

步骤6，在沟道层3分别进行离子注入形成源区11和漏区10。

本步骤中，在源区11注入磷离子形成N型源区，漏区10注入硼离子形成P型漏区。

步骤7，在源区11上生长源极13，漏区10上生长漏极12。

本步骤中，利用磁控溅射或原子层沉积工艺，生长10-30nm的源极13和漏极12，源极13和漏极12使用Al、Ni、W和Ti中的任意一种。

本发明器件工艺结构除上述示例外，还可应用于三维超薄沟道器件结构包括FinFET型、Nanosheet型和Nanowire型等。

图4和图5显示了铁电材料的电滞回线以及铁电电学掺杂效果图。当对编程电极(PG)施加适当正向脉冲电压时，铁电介质层中电偶极子极化方向向下，正的极化电荷集中在铁电介质层与半导体界面处，从而在半导体内诱导出电子，实现半导体的非易失N型掺杂；同理，对编程电极施加适当反向脉冲电压，可实现半导体的非易失P型掺杂。脉冲结束后，半导体内通过电学掺杂形成的反型层依然存在，由此得到可编辑的半导体沟道能带结构。

基于受铁电掺杂调控的能带结构，建立正反馈机制如下：对靠近漏端的编程栅极施加正向脉冲电压，漏区10所处的沟道层3上表面区域形成非易失的N型反型层；对靠近源端的编程栅极施加反向脉冲电压，源区11所处的沟道层3上表面区域形成非易失的P型反型层，其中N型反型层的势垒需高到足以阻碍空穴移动，P型反型层的势垒需高到足以阻碍电子移动。工作时，N

与此同时，由于铁电掺杂形成的势垒变化受脉冲电压调控，且这种变化是非易失的，脉冲结束后其状态依然保持，即能实现存储功能，鉴于晶体管自身的计算功能，因此，该晶体管可同时进行存储与计算，即实现了存算一体。