一种通用数字信号处理通路加速IP核、数字信号处理方法

摘要

本发明的实施例提供了一种通用数字信号处理通路加速IP核、数字信号处理方法，包括预处理模块，用于对输入信号进行预处理，得到预处理后的信号；FFT模块，用于对预处理后的信号进行快速傅里叶变换，输出信号处理结果；所述预处理模块和FFT模块均可根据应用需求配置为bypass模式。以此方式，可以根据需要对数字信号处理通路进行适应性调整，有效提升了数字信号处理通路的可通用性和可移植性，以满足不同类型的雷达信号的处理需求。

说明书

技术领域

本发明一般涉及数字信号处理领域，并且更具体地，涉及一种通用数字信号处理通路加速IP核。

背景技术

当前雷达数字信号处理通路的设计较为固定，若需要根据不同的雷达数字信号处理方式调整雷达数字信号处理通路，则需要重新搭建雷达数字信号处理通路，以适应调整。可见，当前雷达数字信号处理通路的通用性差，一旦通路固定，就无法作出适应性调整，可移植性不高。

发明内容

根据本发明的实施例，提供了一种通用数字信号处理通路加速IP核、数字信号处理方法、电子设备以及存储介质，能够根据需要对雷达数字信号处理通路进行适应性调整，有效提升了雷达数字信号处理通路的可通用性和可移植性。

在本发明的第一方面，提供了一种通用数字信号处理通路加速IP核，包括：

预处理模块，用于对输入信号进行预处理，得到预处理后的信号；

FFT模块，用于对预处理后的信号进行快速傅里叶变换，输出信号处理结果；

所述预处理模块和FFT模块均可配置为bypass模式。

进一步地，所述预处理模块，包括：

混频单元，用于对输入信号进行混频，生成混频信号；

CIC抽取单元，用于对所述混频信号进行信号抽取；

FIR滤波单元，用于对抽取得到的信号进行滤波，输出预处理后的信号。

进一步地，所述混频单元，还包括：

频率控制字配置单元，用于动态配置频率控制字，使所述混频单元根据配置的频率控制字对输入信号进行混频。

进一步地，所述CIC抽取单元，还包括：

级数配置单元，用于动态配置级数，使所述CIC抽取单元根据配置的级数进行信号抽取。

进一步地，所述FIR滤波单元，还包括：

阶数配置单元，用于动态配置阶数，使所述FIR滤波单元根据配置的阶数进行滤波。

进一步地，所述FFT模块，还包括：

点数配置单元，用于动态配置FFT加速IP点数；且动态配置的FFT点数的范围为2

进一步地，所述预处理模块可配置为bypass模式，包括：

所述混频单元、CIC抽取单元、FIR滤波单元均可独立配置为bypass模式。

在本发明的第二方面，提供了一种通用数字信号处理方法。该方法包括：

通过预处理模块对输入信号进行预处理，得到预处理后的信号；

通过FFT模块对预处理后的信号进行快速傅里叶变换，输出信号处理结果；

所述预处理模块和FFT模块均配置为bypass模式，可选择在bypass模式下进行数字信号处理。

在本发明的第三方面，提供了一种电子设备。该电子设备至少一个处理器；以及与所述至少一个处理器通信连接的存储器；所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明第二方面的方法。

应当理解，发明内容部分中所描述的内容并非旨在限定本发明的实施例的关键或重要特征，亦非用于限制本发明的范围。本发明的其它特征将通过以下的描述变得容易理解。

附图说明

结合附图并参考以下详细说明，本发明各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标记表示相同或相似的元素，其中：

图1示出了根据本发明的实施例的通用数字信号处理通路加速IP核结构示意图；

图2示出了根据本发明的实施例的通用数字信号处理方法的流程图；

图3示出了能够实施本发明的实施例的示例性电子设备的方框图；

其中，300为电子设备、301为CPU、302为ROM、303为RAM、304为总线、305为I/O接口、306为输入单元、307为输出单元、308为存储单元、309为通信单元。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本发明保护的范围。

另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本发明中，能够根据需要对雷达数字信号处理通路进行适应性调整，有效提升了雷达数字信号处理通路的可通用性和可移植性。

图1示出了根据本发明的实施例的通用数字信号处理通路加速IP核的结构示意图。

所述通用数字信号处理通路加速IP核，包括预处理模块和FFT模块。

所述预处理模块，用于对输入信号进行预处理，得到预处理后的信号。

作为本发明的一种实施例，所述预处理模块，包括：

混频单元，用于对输入信号进行混频，生成混频信号；

CIC抽取单元，用于对所述混频信号进行信号抽取；

FIR滤波单元，用于对抽取到的信号进行滤波，输出预处理后的信号。

在本实施例中，所述输入信号为雷达回波信号，对输入信号进行预处理，包括通过混频单元对输入信号进行混频，生成混频信号，输入到CIC抽取单元；通过所述CIC抽取单元对混频信号进行信号抽取，将抽取到的信号输入到FIR滤波单元，通过所述FIR滤波单元进行滤波，输出滤波后的信号作为经过预处理模块预处理后的信号。

具体地，所述混频单元将接收到的射频信号与本振产生的信号相乘，cosαcosβ＝[cos(α+β)+cos(α-β)]/2。可以这样理解，α为射频信号频率量，β为本振频率量，产生和差频。当混频的频率等于中频时，这个信号可以通过中频放大器被放大，在被放大后，进行峰值检波。检波后的信号被视频放大器进行放大，然后显示出来。由于本振电路的振荡频率随着时间变化，因此频谱分析仪在不同的时间接收的频率是不同的。当本振振荡器的频率随着时间进行扫描时，屏幕上就显示出了被测信号在不同频率上的幅度，将不同频率上信号的幅度记录下来，就得到了被测信号的频谱。从频谱观点看，混频的作用就是将已调波的频谱不失真地从fc搬移到中频的位置上，因此，混频单元是一种典型的频谱搬移电路，可以用相乘器和带通滤波器来实现这种搬移。

具体地，所述CIC抽取单元对混频后的信号进行抽取滤波，以便降低软件解调的计算复杂度。例如，所述CIC抽取单元为由一个4级CIC抽取滤波器和一个31阶半带滤波器组成的混合滤波器结构。其中，CIC滤波器为整系数滤波器，滤波时无需乘法运算，而半带滤波器有一半系数为零，这样在滤波时大大减少了计算量。滤波的同时，在CIC滤波器实现了4倍的数据抽取，在半带滤波器实现了2倍的数据抽取，这样就得到了带宽为2MHz的两路8bits，8MSample/s的正交基带信号。

具体地，所述FIR滤波单元的主要功能就是将不感兴趣的信号滤除，留下有用信号。FIR滤波处理如下式所示，y(n)＝h(n)*x(n)；其中，x(n)为输入信号，h(n)为FIR滤波系数，y(n)为经过滤波后的信号；N表示FIR滤波器的抽头数，滤波器阶数为N-1。

进一步地，所述预处理模块为可配置预处理模块，即所述预处理模块中的混频单元、CIC抽取单元和FIR滤波单元均包括对应的配置单元，可以对对应的频率控制字、级数和阶数进行配置。

具体地，所述混频单元，还包括：

频率控制字配置单元，用于在线动态配置频率控制字，使所述混频单元根据配置的频率控制字对输入信号进行混频。频率控制字是控制频率发生的字，改变频率控制字的内容，来改变频率是否发生和改变频率变化。

进一步地，所述CIC抽取单元，还包括：

级数配置单元，用于动态配置级数，使所述CIC抽取单元根据配置的级数进行信号抽取。

进一步地，所述FIR滤波单元，还包括：

阶数配置单元，用于动态配置阶数，使所述FIR滤波单元根据配置的阶数进行滤波。

作为本发明的一种实施例，所述FFT模块，为快速傅立叶变换(Fast FourierTransform)，用于对预处理后的信号进行快速傅里叶变换，通过数据传输接口输出信号处理结果。

在本实施例中，所述FFT模块，还包括点数配置单元。所述点数配置单元用于动态配置FFT点数。动态配置的FFT点数的范围为2

作为本发明的一种实施例，所述预处理模块和FFT模块均可根据应用需求配置为bypass模式。具体地，所述混频单元、CIC抽取单元、FIR滤波单元均独立配置为bypass模式。

在本实施例中，对应所述混频单元、CIC抽取单元、FIR滤波单元和FFT模块分别设置有一信号选择单元，所述信号选择单元用于使信号不通过对应的信号处理单元，即跳过对应的信号处理单元，直接在物理上导通。例如，若所述混频单元对应的信号选择单元执行bypass模式，所述输入信号不再经过所述混频单元，而直接与所述CIC抽取单元导通，输入到所述CIC抽取单元。若所述CIC抽取单元对应的信号选择单元执行bypass模式，所述CIC抽取单元的输入信号直接输入到所述FIR滤波单元。若所述FIR滤波单元对应的信号选择单元执行bypass模式，所述FIR滤波单元的输入信号直接输入到FFT模块。若所述FFT模块对应的信号选择单元执行bypass模式，所述FFT模块的输入信号直接作为数字信号处理的输出信号进行输出。

例如，若需要实现雷达信号处理流程中的数字下变频功能，则可以在上述实施例中，经过数字混频将AD采集的中频(IF)数字信号频谱下变频到基带信号，然后完成抽取、滤波恢复原始信号。通过配置加速IP核中混频单元、CIC抽取单元、FIR滤波单元直连，FFT单元bypass，则可完成数字下变频功能。

图2示出了本发明实施例的面向雷达应用的通用数字信号处理方法的流程图。

该方法包括：

S201、通过预处理模块对输入信号进行预处理，得到预处理后的信号。

作为本发明的一种实施例，所述通过预处理模块对输入信号进行预处理，包括：

通过混频单元对输入信号进行混频，生成混频信号，输入到CIC抽取单元；通过所述CIC抽取单元对混频信号进行信号抽取，将抽取到的信号输入到FIR滤波单元，通过所述FIR滤波单元进行滤波，输出滤波后的信号作为经过预处理模块预处理后的信号。

S202、通过FFT模块对预处理后的信号进行快速傅里叶变换，通过数据传输接口输出信号处理结果。

作为本发明的一种实施例，所述预处理模块和FFT模块均配置为bypass模式，可选择在bypass模式下进行数字信号处理。

在本实施例中，所述在bypass模式下进行数字信号处理，包括：

若所述混频单元对应的信号选择单元执行bypass模式，所述输入信号不再经过所述混频单元，而直接与所述CIC抽取单元导通，输入到所述CIC抽取单元。若所述CIC抽取单元对应的信号选择单元执行bypass模式，所述CIC抽取单元的输入信号直接输入到所述FIR滤波单元。若所述FIR滤波单元对应的信号选择单元执行bypass模式，所述FIR滤波单元的输入信号直接输入到FFT模块。若所述FFT模块对应的信号选择单元执行bypass模式，所述FFT模块的输入信号直接作为数字信号处理的输出信号进行输出。

根据本发明的实施例，能够根据需要对雷达数字信号处理通路进行适应性调整，有效提升了雷达数字信号处理通路的可通用性和可移植性，以满足不同类型的雷达信号处理应用需求。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于可选实施例，所涉及的动作和模块并不一定是本发明所必须的。

本发明的技术方案中，所涉及的用户个人信息的获取，存储和应用等，均符合相关法律法规的规定，且不违背公序良俗。

根据本发明的实施例，本发明还提供了一种电子设备和一种可读存储介质。

图3示出了可以用来实施本发明的实施例的电子设备300的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。

设备300包括计算单元301，其可以根据存储在只读存储器(ROM)302中的计算机程序或者从存储单元308加载到随机访问存储器(RAM)303中的计算机程序，来执行各种适当的动作和处理。在RAM 303中，还可存储设备300操作所需的各种程序和数据。计算单元301、ROM 302以及RAM 303通过总线304彼此相连。输入/输出(I/O)接口305也连接至总线304。

设备300中的多个部件连接至I/O接口305，包括：输入单元306，例如键盘、鼠标等；输出单元307，例如各种类型的显示器、扬声器等；存储单元308，例如磁盘、光盘等；以及通信单元309，例如网卡、调制解调器、无线通信收发机等。通信单元309允许设备300通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

计算单元301可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元301的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元301执行上文所描述的各个方法和处理，例如方法S201～S202。例如，在一些实施例中，方法S201～S202可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元308。在一些实施例中，计算机程序的部分或者全部可以经由ROM 302和/或通信单元309而被载入和/或安装到设备300上。当计算机程序加载到RAM 303并由计算单元301执行时，可以执行上文描述的方法S201～S202的一个或多个步骤。备选地，在其他实施例中，计算单元301可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行方法S201～S202。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本发明的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本发明的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。

计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。