一种铁电存储单元读写特性验证电路结构

摘要

本发明属于铁电存储器技术领域，具体为提供一种能够测试铁电存储单元读写特性的电路设计。对于基于铁电材料的铁电存储器电路，其性能参数主要在于铁电存储单元的电滞回线，在晶体管级的仿真过程中，铁电存储单元通过铁电材料的两种极化状态来表示数据(1、0)，铁电电容的写状态(数据写入铁电电容的实际状态)、读出台阶差(读数据时铁电电容释放电荷能力)、读出脉冲能够反映铁电单元在不同的仿真条件下的变化情况，从而判断其工作的性能指标。存储单元在读写操作时会受到其他连接在位线上的存储单元所产生寄生电容的影响，这种影响是存储器规模无法无限扩大的主要原因之一。同时,字线负载的增加导致连接到存储单元的选择晶体管栅极电压减少,数据传输损耗导致铁电电容极化状态减弱。为了评估这种影响并且找到合适的位线电容的大小，需要对存储单元的参数以及位线电容大小对读取数据时的影响做定量的分析。