基于FPGA的高精度可重构相位调整IP核

摘要

本发明公开了一种基于FPGA的高精度可重构相位调整IP核，ADC采集数据由输入格式转换模块转换为浮点或定点小数格式，预先将滤波系数分组存储在滤波系数存储模块中，卷积模块从输入格式转换模块和滤波系数存储模块中分别读取采集数据和对应的滤波系数进行卷积运算中的乘法运算，乘累加数据存储模块由两块RAM构成乒乓结构，一块用于读取数据进行加法运算，另一块用于存储加法运算结果计算完成后由数据选择模块从乘累加数据存储RAM中选择需要输出的数据，将其交由输出格式转换模块进行浮点或定点格式转换，并将转换后结果输出。本发明采用数字滤波的方式对信号进行相位调整，采用抽点卷积算法，提高了相位调整精度，并可通过并行以提高运算速率。