一种基于FPGA的同步控制方法

摘要

本发明属于数字电路技术领域，提出一种基于FPGA的同步控制方法，该方法包括：FPGA逻辑判断同步条件是否达成，若达成，则逻辑控制两台待同步设备各自发出第一次同步指示信号，并持续采集对方设备发送的同步指示信号，直至第一次同步达成；第一次同步达成后，逻辑控制两台待同步设备各自发出第二次同步指示信号，并持续采集对方设备的同步指示信号，直至第二次同步达成；达成同步，逻辑控制两台设备同时控制机翼动作。本发明能够在左、右机翼折叠/展开的条件无法同时达成时，通过FPGA执行一套既定的同步控制策略，从而快速、准确的实现左、右机翼同步输出，显著提高了控制时效性和产品可靠性。

说明书

技术领域

本公开涉及数字电路技术领域，尤其涉及一种基于FPGA的同步控制方法。

背景技术

左、右机翼分别由分布在机身左、右侧的两台远程接口单元(以下简称RIU)控制，由于同步控制的条件较为复杂，一般包括：轮载信号、机翼折叠手柄状态信号、折叠电磁阀控制指令等，这些信号由不同的设备通过不同的总线传输，例如：轮载信号由CPU通过SPI总线发送、折叠电磁阀控制指令由手/自动控制盒通过HB6096总线发送，由于手/自动控制盒的信号具有异步性，导致RIU1和RIU2达成同步条件也具有异步性，从而无法控制左、右机翼同步折叠或展开。

针对上述问题，现有技术中的解决方案一般依托于RIU的应用软件进行同步条件的判断，从而控制机翼输出。但受限于软件运行周期较长，一般为5-10ms，导致判断和控制的延时较大，同步控制效果不佳。

发明内容

有鉴于此，本公开实施例提供一种基于FPGA的同步控制方法，充分利用FPGA的并行工作时序及高速时钟特性，设计了一套同步控制策略，能够在左、右机翼折叠/展开的条件无法同时达成时，通过FPGA执行一套既定的同步控制策略，从而快速、准确的实现左、右机翼同步输出，显著提高了控制时效性和产品可靠性。

为了实现上述目的，本发明提供如下技术方案：

一种基于FPGA的同步控制方法，包括以下步骤：

步骤1：FPGA逻辑判断同步条件是否达成，若达成，则进入步骤2；

步骤2：逻辑控制两台待同步设备各自发出第一次同步指示信号，并持续采集对方设备发送的同步指示信号，直至第一次同步达成；

步骤3：第一次同步达成后，逻辑控制两台待同步设备各自发出第二次同步指示信号，并持续采集对方设备的同步指示信号，直至第二次同步达成；

步骤4：达成同步，逻辑控制两台设备同时控制机翼动作。

进一步地，两台所述待同步设备之间有硬线信号的连接，用于传输同步指示信号。

进一步地，所述步骤1中，同步条件控制逻辑的触发条件由多类信号经不同的数据传输总线、IO端口输入，该信号具有多样性和异步性。

进一步地，所述步骤2中，逻辑发出的第一次同步指示信号至少500us，以保证正确采集到对方发送的同步指示信号。

进一步地，所述步骤3中，逻辑发出第二次同步指示信号，当采集到对方发送的同步指示信号时，立即完成同步。

进一步地，所述步骤4中，逻辑中的同步标志置位为“1”，同时控制机翼电磁阀输出，在同步控制逻辑结束后，标志位复位为“0”。

进一步地，当第一次同步或第二次同步未达成时，逻辑无动作，待CPU判断到同步控制未输出后，CPU再次启动同步指令，逻辑重新执行所述步骤1-步骤4，直至两台设备能够达成同步输出。

进一步地，两台所述待同步设备的FPGA上烧写相同的逻辑。

进一步地，两台所述待同步设备的控制输出时差为纳秒级。

本发明的一种基于FPGA的同步控制方法，能够在左、右机翼同步折叠/展开的条件无法同时达成时，利用FPGA的并行时序，在30M时钟下实施一套同步控制策略，相比传统的软件控制可大大缩短控制周期且提升控制精度，显著提高了控制时效性和产品可靠性，从而快速、准确的实现左、右机翼同步输出，保证了左、右机翼动作的一致性。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明的同步控制功能结构示意图；

图2为本发明的同步控制时序示意图。

具体实施方式

下面结合附图对本公开实施例进行详细描述。

以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。

还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。

本公开实施例提供一种基于FPGA的同步控制方法，利用FPGA的并行时序，在30M时钟下实施一套同步控制策略，从而快速、准确的实现左、右机翼的同步输出。

该同步控制方法具体包括以下步骤：

步骤1同步条件：设备RIU1逻辑自动判断是否满足同步控制(折叠/展开)条件，同步条件如图1所示，若满足则进入步骤2；

步骤2第一次同步：设备RIU1的同步信号1输出折叠，若采集到设备RIU2的同步信号2输出的折叠信号，第一次同步达成；

步骤3第二次同步：设备RIU1的同步信号1输出中位，若采集到设备RIU2同步信号2输出的中位信号，第二次同步达成；

步骤4同步输出：在步骤2、3中的两次同步均达成后，设备RIU1、设备RIU2的FPGA控制左、右机翼折叠电磁阀输出“折叠”。

其中，优选的，考虑到离散量的采集周期，所述步骤2中同步折叠信号的采集时间应满足≥500us。

所述设备RIU1与设备RIU2不分主从，即在步骤2中，可由RIU2先发起第一次同步，烧写同样的逻辑即可实现同步折叠/展开控制。

所述同步控制方法可实现分布在左、右机翼两侧的远程接口单元设备RIU1和设备RIU2对左、右机翼进行同步折叠或展开控制。在两台RIU之间添加两根硬线信号，两个信号作为本端RIU的输出，和对方端RIU的输入。在机翼折叠/展开的条件达成时，利用FPGA实施一套同步控制策略，在第一次同步和第二次同步均达成时，FPGA控制机翼折叠或展开。本实施例有效利用了FPGA工作时序的并发性，在两台RIU的折叠/展开条件无法同时达成时，依旧能够使左、右机翼保持同步动作。两台RIU不分主、从，烧写相同的逻辑即可实现同步控制，相比软件控制可大大缩短控制周期、提升控制精度。

下面结合附图对本实施例做进一步的描述。

如图1所示，图1提供了一种基于FPGA的同步控制触发条件，以及各信号之间的关系。图1中的设备RIU1和设备RIU2分别控制左机翼折叠电磁阀和右机翼折叠电磁阀，控制机翼折叠/展开的触发条件有：轮载信号、机翼折叠手柄状态信号、超控接通信号、折叠电磁阀控制指令等。其中，轮载信号、机翼折叠手柄状态信号、超控接通信号由SPI总线发送给RIU1和RIU2的FPGA，折叠电磁阀控制指令由手/自动控制盒通过HB6096总线传输。设备RIU1与设备RIU2之间通过两根硬线信号相连，同步信号1和同步信号2，同步信号1是设备RIU1的输出，也是设备RIU2的输入。同样的，同步信号2是设备RIU2的输出，也是设备RIU1的输入。

本实施例中，上述触发条件具有多样性；

各项触发条件由不同类型的总线传输；

可选地，左、右翼触发条件无法同步达成，具有异步性；

以同步折叠控制为例对本实施例的功能结构做进一步说明。当轮载(SPI输入)在地面且超控未接通(HB6096输入)时，进入自动模式。在该模式下，机翼可折叠状态(SPI输入)为“可折叠”，折叠手柄状态(SPI输入)为折叠。当以上条件全部达成时，来自HB6096的机翼折叠控制指令为折叠，则同步控制逻辑启动。同步输出信号由两根硬线信号组成，本侧设备通过离散量芯片采集对方设备发出的同步信号，采集延时不大于250us。

如图2所示，图2提供了本实施例的工作时序。以设备RIU1先启动同步为例，对同步控制逻辑的时序进行说明。

当同步条件达成时，同步控制逻辑被触发，如图2中标注①所示。设备RIU1的同步信号1输出高电平，该高电平将保持至少500us，与此同时，设备RIU2的同步控制逻辑也被触发，设备RIU2的同步信号2输出高电平。

在同步控制逻辑被触发的同时，设备RIU1、设备RIU2均在同时进行着离散量采集。当设备RIU1采集到设备RIU2发出的同步信号2为高电平(采集延时≤250us)，且设备RIU1发出的同步信号1输出高电平保持时间满足≥500us，设备RIU1第一次同步完成。如图2中标注②所示。与此同时，设备RIU2也采集到了设备RIU1发出的同步信号1为高电平，当设备RIU2发出的同步信号2输出高电平保持时间满足≥500us，设备RIU2第一次同步完成。

第一次同步达成后，设备RIU1的同步信号1输出低电平，当采集到设备RIU2发出的同步信号2为低电平时，设备RIU1的第二次同步达成。如图2中标注③所示。与此同时，设备RIU2也采集到了设备RIU1发出的同步信号1为低电平，设备RIU2的第二次同步达成。此时。逻辑中同步标志置位为“1”，机翼折叠电磁阀输出“折叠”或“展开”。

本发明有效利用了FPGA的并行时序，在左、右机翼同步折叠/展开的条件无法同时达成的前提下，利用逻辑30M高速时钟实施一套同步控制策略，将设备RIU1、设备RIU2的输出差异控制在纳秒级。从而快速、准确的实现左、右机翼同步输出，保证了左、右机翼动作的一致性。设备RIU1与设备RIU2不分主从，均可先发起第一次同步，烧写同样的逻辑即可实现同步折叠/展开控制。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。