管芯失效分析方法及堆叠封装芯片失效分析方法

摘要

本发明公开了一种管芯失效分析方法及堆叠封装芯片失效分析方法，管芯包括衬底以及位于衬底上的器件层，失效分析方法包括：从管芯的背面，即衬底所在面，对管芯中的缺陷进行热点定位；从管芯的背面，去除衬底以暴露目标线路；以及在管芯的背面进行电测量以获得缺陷的信息。堆叠封装芯片包括引线框、堆叠于引线框上的多个管芯、以及覆盖引线框和多个管芯的封装料，失效分析方法包括：对堆叠封装芯片进行电测量以确定故障管芯；若存在未进行失效分析的故障管芯，则重复执行失效分析步骤；失效分析步骤包括：去除引线框、封装料的一部分和/或管芯，直至暴露出首个未进行失效分析的故障管芯的衬底；采用管芯失效分析方法对故障管芯进行失效分析。

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种管芯失效分析方法及堆叠封装芯片失效分析方法。

背景技术

3D NAND存储器例如是堆叠封装芯片，其中，多个管芯(die)堆叠和粘接在一起，以形成多层结构来提供更大的存储容量。随着市场对单颗存储器芯片的存储容量的需求越来越高，在堆叠封装芯片中堆叠的管芯多达16层，甚至更多。采用堆叠封装芯片不仅能增加存储密度，其在寿命、性能、稳定性等方面也拥有更佳的表现。

然而，对堆叠封装芯片进行失效分析却变得困难。对单个管芯进行失效分析时，通常从管芯背面，即衬底所在面，进行热点定位。随着芯片集成度的提高，成像上的一个热点包含上百甚至更多晶体管，单纯从管芯背面进行热点定位难以准确定位失效点，因此，现有技术在从管芯背面进行热点定位后，还需从管芯的正面去层至目标位置以进一步定位失效点。因而在对堆叠封装芯片进行失效分析时，则需要从堆叠封装芯片引线框所在的背面研磨至故障管芯的衬底露出，从堆叠封装芯片的正面研磨至故障管芯的器件层露出，再按照上述单管芯失效分析方法进行失效分析。

现有技术的失效分析方法，在对单个管芯进行失效分析时，正面去层时耗时较长，且极易损伤器件层中的器件及线路结构，导致失效分析效果不理想。对堆叠封装芯片进行失效分析时，为了获得故障管芯需要去除除故障管芯以外的其它管芯，若堆叠封装芯片中存在两个及以上的管芯同时失效，则只能将其中一个管芯作为故障管芯保留，另一个管芯会被去除，势必导致相关的缺陷信息丢失，不利于发现并纠正设计和生产中的缺陷。

发明内容

鉴于上述问题，本发明的目的在于提供一种管芯失效分析方法及堆叠封装芯片失效分析方法，通过热点定位初步确定包括失效点的目标区域后，将目标区域衬底减薄进一步精确定位失效点，能够仅从故障管芯的背面对其进行失效分析，因而在堆叠封装芯片中存在多颗故障管芯时，可以对故障管芯逐颗进行失效分析，得到更精确的缺陷信息。

根据本发明的一方面，提供一种管芯失效分析方法，所述管芯包括衬底以及位于所述衬底上的器件层，所述失效分析方法包括：从所述管芯的背面，即衬底所在面，对所述管芯中的缺陷进行热点定位；从所述管芯的背面，去除所述衬底以暴露目标线路；以及在所述管芯的背面进行电测量以获得缺陷的信息。

可选地，在所述从所述管芯的背面，对所述管芯中的缺陷进行热点定位的步骤之后，还包括：根据所述热点定位采用激光在所述衬底表面形成标记点，以确定第一目标区域。

可选地，所述从所述管芯的背面，对所述管芯中的缺陷进行热点定位包括：采用微光显微镜、光诱导电阻变化中的任意一者或者二者的结合从所述管芯的背面，对所述管芯中的缺陷进行热点定位。

可选地，所述从所述管芯的背面，去除所述衬底以暴露目标线路包括：采用聚焦离子束或者电浆聚焦离子束中的任意一者切削所述第一目标区域上的衬底材料，将所述第一目标区域的衬底厚度削减至预设值；根据布局图确定包括所述目标线路的第二目标区域，采用所述聚焦离子束或者所述电浆聚焦离子束中的任意一者去除所述第二目标区域的衬底材料以形成暴露所述目标线路的开孔；其中，所述第二目标区域位于所述第一目标区域中。

可选地，所述在所述管芯的背面进行电测量以获得缺陷的信息包括：将探针与所述目标线路电连接，采用电诱导电阻变化获得所述缺陷的信息。

可选地，所采用电诱导电阻变化获得所述缺陷的信息包括：采用电诱导电阻变化定位失效点，采用聚焦离子束或者电浆聚焦离子束中的任意一者将所述失效点制成样品并进行失效分析，以获得所述缺陷的信息。

可选地，所述预设值为2微米。

可选地，所述第一目标区域为边长150微米的正方形。

根据本发明的另一方面，提供一种堆叠封装芯片失效分析方法，所述堆叠封装芯片包括引线框、堆叠于所述引线框上的多个管芯、以及覆盖所述引线框和所述多个管芯的封装料，所述失效分析方法包括：对所述堆叠封装芯片进行电测量以确定故障管芯；若所述堆叠封装芯片中存在未进行失效分析的故障管芯，则重复执行失效分析步骤；其中，所述失效分析步骤包括：去除所述引线框、所述封装料的一部分和/或管芯，直至暴露出首个未进行失效分析的故障管芯的衬底；采用如上所述的失效分析方法对所述故障管芯进行失效分析。

可选地，所述去除所述引线框、所述封装料的一部分和/或管芯包括：采用研磨工艺去除所述引线框、所述封装料的一部分和/或管芯。

本发明实施例的故障管芯的失效分析方法，从衬底所在的背面对故障管芯进行失效分析，能够完好的保留器件层中的线路、器件等结构，避免器件层中结构受损导致失效分析效果差甚至无法进行失效分析的情况发生。

可选地，本发明实施例先将衬底中第一目标区域的衬底材料的厚度削减至预设值，再去除第二目标区域上的衬底材料以暴露目标线路，避免直接去除衬底暴露目标线路导致器件层中线路、器件等结构遭到破坏的情况发生，进一步保证第一目标区域中线路和器件的完整性。

可选地，本发明实施例通过EMMI(Emission Microscope，微光显微镜)或者OBIRCH(Optical Beam Induced Resistance Change，光诱导电阻变化)进行分辨率较低的热点定位，暴露目标线路后使探针与目标线路电连接，再采用EBIRCH(Electrical Beam InducedResistance Change，电诱导电阻变化)精确定位失效点，工序耗时短且定位精度高。

本发明实施例提供的堆叠封装芯片的失效分析方法，在堆叠封装芯片中包括两颗及以上故障管芯时，以故障管芯与引线框的距离远近为顺序，对所有故障管芯逐颗进行失效分析，能够得到多颗管芯的失效分析信息，从而提高堆叠封装芯片的分析效率，有利于纠正设计和生产中的缺陷，提高生成效率、改善制造工艺的可靠性和稳定性。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出本发明实施例的管芯失效分析方法的方法流程图；

图2a至图2d示出本发明实施例的管芯失效分析方法各个步骤的结构示意图；

图3示出本发明实施例的堆叠封装芯片失效分析方法的方法流程图；

图4a至图4c示出了本发明实施例的堆叠封装芯片失效分析方法各个步骤的结构示意图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件或者模块采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件或电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的，或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

同时，在本专利说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域普通技术人员应当可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本专利说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。

在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

此外，还需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

图1示出本发明实施例的管芯失效分析方法的方法流程图，图2a至图2d示出本发明实施例的管芯失效分析方法各个步骤的结构示意图。结合图2a至图2d，对图1的方法流程图进行说明。

管芯220包括衬底221以及位于衬底221之上的器件层222。衬底221例如选自硅衬底，器件层222中例如包括线路、器件等结构。

步骤S410，从管芯220的背面，即衬底221所在的面，对管芯220中的缺陷进行热点定位。

如图2a所示，图2a示出管芯220的剖视图以及底视图，采用EMMI、OBIRCH中的任意一种或者两者的结合，从管芯220的背面定位管芯220的热点223。

在一种可选地实施例中，采用激光在衬底221远离器件层222的表面上形成多个标记点224，以确定第一目标区域225。其中，热点223位于第一目标区域225内。

步骤S420，从管芯220的背面，去除衬底221以暴露目标线路。其中，步骤S420包括：

步骤S421，切削第一目标区域上的衬底材料。如图2b所示，图2b示出了管芯220的剖视图以及底视图，采用PFIB(Plasma focused ion beam，等离子体聚焦离子束)或者FIB(Focused ion beam，聚焦离子束)切削第一目标区域225上的衬底材料，直至第一目标区域225范围内的衬底221的厚度被削减至预设值x1，以形成第一开孔226。

可选地，第一目标区域例如选自边长为150微米的正方形，预设值x1例如选自2微米。

采用PFIB或者FIB切割精度更高，可控性更好，同时能够避免采用研磨工艺导致的材料变形，保持衬底221的结构强度，在后续处理中管芯220不易产生裂缝。

步骤S422，去除第二目标区域的衬底材料。图2c示出了图2b中第一开孔226的局部放大图。根据管芯220的布局图确定包括目标线路的第二目标区域227，采用PFIB或者FIB中的任意一种去除第二目标区域227的衬底材料，得到如图2d所示的形成暴露目标线路228的第二开孔229。第一开孔226和第二开孔229共同构成暴露目标线路228的开孔。

步骤S430，在管芯220的背面进行电测量以获得缺陷的信息。将纳米探针与目标线路228进行电连接，采用EBIRCH进一步定位得到精确的失效点228，并将其制成样品进行失效分析以获得缺陷的信息。

在一种可行的实施例中，采用PFIB或者FIB将失效点228切割并制成样品以进行失效分析，从而获得管芯220的缺陷的信息。

本发明实施例的管芯失效分析方法，从衬底221所在的背面对管芯220进行失效分析，能够完好的保留器件层222中的线路、器件等结构，避免器件层222中结构受损导致失效分析效果差甚至无法进行失效分析的情况发生。

可选地，本发明实施例先将衬底221中第一目标区域225的衬底材料的厚度削减至预设值x1，再去除第二目标区域227上的衬底材料以暴露目标线路228，避免直接去除衬底暴露目标线路导致器件层222中线路、器件等结构遭到破坏的情况发生，进一步保证第一目标区域225中线路和器件的完整性。

可选地，本发明实施例先采用EMMI/OBIRCH进行分辨率较低的热点定位，去除衬底材料暴露目标线路228后使探针与目标线路228电连接，再采用EBIRCH精确定位失效点230，工序耗时短且定位精度高。

图3示出本发明实施例的堆叠封装芯片失效分析方法的方法流程图，图4a至图4c示出了本发明实施例的堆叠封装芯片失效定位方法各个步骤的结构示意图。结合图4a至图4c，对图3的方法流程图进行说明。

如图4a所示，堆叠封装芯片200包括引线框210、堆叠于引线框210上的管芯220-1至管芯220-8、覆盖引线框210和管芯220-1至管芯220-8的封装料(图中未示出)以及用于连接相邻管芯及管芯与引线框210的键合线240。应当理解，本实施例以堆叠封装芯片200包括八颗管芯、其中两颗为失效管芯为例，然而本发明不局限于此，堆叠封装芯片200可以包括四颗或者十六颗管芯，其中失效的管芯数量可以为一颗或者三颗。

步骤S100，对堆叠封装芯片进行电测量以确定故障管芯。

对堆叠封装芯片200进行电测量，例如采用EFA(Electrical failure analysis，电性失效分析)确定管芯220-4以及管芯220-6为故障管芯。

在一种可替代的实施例中，在采用EFA确定管芯220-4和管芯220-6为故障管芯的步骤之后，对故障管芯220-4和故障管芯220-6进行标记，例如采用探针分别标记故障管芯220-4和故障管芯220-6的焊盘。

步骤S200，判断是否存在未进行失效分析的故障管芯，若是，则执行步骤S300；若否，则执行步骤S500。

堆叠封装芯片200中，故障管芯220-4和故障管芯220-6均未进行失效分析，则执行步骤S300。

步骤S300，去除引线框210、封装料的一部分和/或部分管芯，直至暴露出首个未进行失效分析的故障管芯的衬底。

采用研磨工艺去除引线框210、封装料的一部分和管芯220-1至管芯220-3，直至暴露出故障管芯220-4的衬底，得到如图4b所示的半导体结构。

步骤S400，采用管芯失效分析方法对其进行失效分析。

采用如图1所示的管芯失效分析方法，从背面对故障管芯220-4进行失效分析。

失效分析完成后，执行步骤S200。

本实施例中，堆叠封装芯片200的故障管芯200-6还未进行失效分析，继续执行上述步骤：

采用研磨工艺去除管芯220-4和管芯220-5，直至暴露出故障管芯220-6的衬底，得到如图4c所示的半导体结构，采用如图1所示的管芯失效分析方法，从背面对故障管芯220-6进行失效分析。分析完成后执行步骤200，此时，所有故障管芯均已完成失效分析，执行步骤S500。

步骤S500，结束。已完成对堆叠封装芯片200中的所有故障管芯的失效分析。

可选地，堆叠封装芯片200例如选自三维存储器。

本发明实施例提供的堆叠封装芯片的失效分析方法，在堆叠封装芯片中包括两颗及以上故障管芯时，以故障管芯与引线框的距离远近为顺序，对所有故障管芯逐颗进行失效分析，能够得到多颗管芯的失效分析信息，从而提高堆叠封装芯片的分析效率，有利于纠正设计和生产中的缺陷，提高生成效率、改善制造工艺的可靠性和稳定性。

综上所述，本发明实施例的故障管芯的失效分析方法，从衬底所在的背面对故障管芯进行失效分析，能够完好的保留器件层中的线路、器件等结构，避免器件层中结构受损导致失效分析效果差甚至无法进行失效分析的情况发生。

可选地，本发明实施例先将衬底中第一目标区域的衬底材料的厚度削减至预设值，再去除第二目标区域上的衬底材料以暴露目标线路，避免直接去除衬底暴露目标线路导致器件层中线路、器件等结构遭到破坏的情况发生，进一步保证第一目标区域中线路和器件的完整性。

可选地，本发明实施例通过EMMI/OBIRCH进行分辨率较低的热点定位，暴露目标线路后使探针与目标线路电连接，再采用EBIRCH精确定位失效点，工序耗时短且定位精度高。

本发明实施例提供的堆叠封装芯片的失效分析方法，在堆叠封装芯片中包括两颗及以上故障管芯时，以故障管芯与引线框的距离远近为顺序，对所有故障管芯逐颗进行失效分析，能够得到多颗管芯的失效分析信息，从而提高堆叠封装芯片的分析效率，有利于纠正设计和生产中的缺陷，提高生成效率、改善制造工艺的可靠性和稳定性。

应当说明，本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求及其等效物所界定的范围为准。