通过复用缓冲内存提高关键配置码流可靠性的FPGA

摘要

本发明公开了一种通过复用缓冲内存提高关键配置码流可靠性的FPGA，涉及FPGA技术领域，该FPGA利用配置缓存存储关键配置链，通过配置缓存的ECC校验功能保证关键配置链内容的正确，从而在FPGA在正常运行时，控制电路每隔预定时间将所述配置缓存中的关键配置链读出写入对应的配置区块对关键配置链进行更新，从而保证关键配置链内容的准确性，提高FPGA的运行可靠性。