基于忆阻器的可编程FFT算法及其电路结构

摘要

本发明涉及一种基于忆阻器的可编程FFT算法及其电路结构，属于信号分析与信号处理领域。将N点的DFT分解为几个较短的DFT，减少乘法次数；将旋转因子的周期性和对称性等性质，减少DFT的运算次数；从而对DFT算法进行简化；在基于时间抽取的FFT算法中，将输入序列x(n)在时域上的次序按照奇偶抽取，对于一个长度为N＝2M的序列的DFT运算，M取正整数，对其进行M次分解，即为M级，最后变成一组2点DFT运算的组合，降低运算量。有益效果在于，采用电路的方式实现复数的加法、减法、乘法运算，继而基于忆阻器实现可编程FFT运算电路结构，提高了FFT的计算速度，同时该电路可复制性强，易于拓展，可实现大规模集成结构去进行序列长度更长的FFT运算。