用于设定点跟踪中的最小延迟的交错开关模式功率级的加性合成

摘要

一种利用加性交错开关模式(PWM)功率转换级的装置，其具有最少的输出滤波器或没有输出滤波器，以实现高带宽或甚至理想的瞬时功率转换。加性过程可能涉及时间上交错的隔离PWM转换器的电压叠加，或者可能涉及单个输入电源以感应地组合在时间上交错的PWM功率转换器的输出电流，其中，任一加性电路具有最少的输出滤波或不具有输出滤波。这种电路可以克服曾经被认为是物理限制的反馈控制回路的频率限制，例如，基本开关频率、输出滤波器延迟和奈奎斯特准则。

说明书

基于35U.S.C.§119要求优先权

本专利申请要求2018年11月14日提交的、标题为“ARBITRARY WAVEFORM POWERGENERATOR”的临时申请No.62/767,421的优先权，该临时申请被转让给本专利申请的受让人，在此通过引用将其明确地并入本文。

技术领域

本公开一般地涉及功率转换。特别地，而非限制性地，本公开涉及用于任意波形功率生成的系统、方法和装置。

背景技术

使用开关对(例如，金属-氧化物半导体场效应晶体管(MOSFET))的开关功率转换器或开关模式功率转换器在1980年代由于其在功率的上变频和下变频两者中的效率而日益普及。开关功率转换器采用开关的脉宽调制(PWM)控制以及来自开关的PWM输出的LC滤波，来生成大致模拟设定点的上变频或下变频波形，尽管其具有通常需要滤波的一些“纹波”。当开关模式功率转换器中的开关“接通”时，它具有低电阻，并且当“断开”时，它具有低漏电流。因此，开关模式功率转换器中的开关接近理想状态，并且功耗被最小化。图1示出了开关模式降压(下变频)转换器的一个示例。可以看出，开关A和B同时开关，但是以交替的打开/闭合方式开关，使得电流一次仅通过一个开关。栅极驱动电路向开关B提供更高的占空比，导致DC电源的负侧比正侧花费更多的时间经由输出节点103耦合到负载107，如经由在两个开关之间的输出处获得的电压V

该示例示出了纹波电压长期以来被视为开关模式功率转换的不可避免的副产物，它或多或少地将模拟设定点数字化，然后尝试经由滤波器将该数字信号(输出节点103处的PWM电压)转换回模拟信号。为了更好地重新创建设定点波形，可以使用更大的滤波器部件，由此进一步减少纹波。

然而，更大的LC滤波器部件也较慢地对设定点改变作出反应(即，其导致转换器的响应时间增加)。因此，在用更大的LC部件减小纹波时，还增加了设定点与开关模式功率转换器对设定点的跟踪之间的延迟。更高的电压和电流还暗示需要更大的开关和更大的LC部件，因此进一步增加了设定点与输出快速跟踪设定点的能力之间的延迟。

减少纹波的另一种方式是增加开关频率，这允许使用更小的LC滤波器。然而，功率转换器由于开关损耗而限制在最大实际开关频率，并且因此LC滤波器迄今为止只能被减小。由于需要更大的开关，所以在高功率应用中该问题被进一步扩大，从而进一步限制最大开关频率并且导致更大的LC滤波器。

本领域的技术人员已知这些和其他方法来减少纹波并且减小响应时间，然而对开关速度、开关大小、LC部件大小和纹波的实际限制导致了对于各种使用情况的实际限制。

发明内容

以下提出了与本文公开的一个或多个方面和/或实施例相关的简化发明内容。因此，不应将以下发明内容视为与所有所预期的方面和/或实施例相关的广泛综述，也不应将以下发明内容视为识别与所有所预期的方面和/或实施例相关的关键或重要元件，或描绘与任何特定方面和/或实施例相关联的范围。因此，以下发明内容仅具有在以下呈现的具体实施方式之前以简化形式呈现与涉及本文公开的机制的一个或多个方面和/或实施例相关的某些概念的目的。

本公开的一个方面涉及一种包括开关模块的电源，开关模块包括第一降压转换器部分和第二降压转换器部分，第一降压转换器部分具有与第二降压转换器部分的第二输出电流磁性耦合的第一输出电流。开关模块可以是如图17中所示的AWPG块。电源还包括控制模块，控制模块被配置为生成到第一降压转换器的第一脉冲序列，并且生到第二降压转换器的第二脉冲序列，第一脉冲序列和第二脉冲序列在时间上交错(即，与其相位偏移)，控制模块被配置为基于目标输出波形生成第一脉冲序列和第二脉冲序列。第一降压转换器部分响应于第一脉冲序列而生成目标输出波形的第一部分，并且第二降压转换器部分响应于第二脉冲序列而生成目标输出波形的第二部分。可以经由输出之间的磁性耦合对第一降压转换器部分和第二降压转换器部分的输出进行求和。

本公开的另一方面涉及一种功率系统，功率系统可以用于等离子体系统，其包括动态设定点波形发生器，动态设定点波形发生器包括控制器，控制器向第一开关对提供第一脉冲序列，并且向第二开关对提供与第一脉冲序列偏移的第二脉冲序列，第一脉冲序列和第二脉冲序列均基于可控的设定点(例如，AC或调制DC)。第一开关对可以与轨电压耦合，并且包括在公共输出处互连的第一开关和第二开关，公共输出与第一变压器的初级绕组的输入可操作性地连接。第一变压器的次级绕组的输出可以与输出节点可操作地耦合。第二开关对可以与同一轨电压耦合，并且第二开关对可以包括在公共输出处互连的第一开关和第二开关，公共输出与第二变压器的初级绕组的输入可操作地连接。第二变压器的次级绕组的输入可以与第一变压器的初级绕组的输出耦合，其中，次级绕组的输出与输出节点可操作地耦合。最后，该系统可以包括与公共输出耦合的电容器或滤波器，电容器或滤波器的大小被设定为允许公共输出处的电压快速变化(例如，足以快以管理电弧响应，例如，<0.5μs)。

在又一方面中，电源模块可以包括多个(N个)降压转换器，每个降压转换器生成与(N个)降压转换器的另一个降压转化器的输出磁性耦合的输出电流，每个降压转换器以基本频率(f)切换，其中，(N个)降压转换器的磁性耦合的输出响应于在基本频率N倍的频率下的输入设定点，以限定输出波形。

在另一方面中，公开了一种电源电路，其包括多个(N个)加性交错开关模式功率转换级，每个加性交错开关模式功率转换级具有输出电压和输出电流。该电路还包括到所述电源电路的动态设定点输入。该电路还包括互连拓扑，互连拓扑响应于动态设定点输入而将来自所述交错开关模式功率转换级的所述输出电压或输出电流连接到汇总输出中。汇总输出对所述动态设定点输入中的改变作出瞬时响应或接近作出瞬时响应。

用于汇总所述交错开关模式功率转换级的互连拓扑可以通过如下方式用串联连接来实现：从独立的隔离输入电源轨向所述交错开关模式功率转换级中的每一个供电；并且串联连接来自所述交错开关模式功率转换级中的每一个的输出，使得来自每一级的所述输出电流相等。汇总输出可以是所述交错开关模式功率转换级中的每一个的所述输出电压之和。

通过如下方式在并联连接中实现汇总所述交错开关模式功率转换级的过程：从公共输入电源轨向所有所述N个加性交错开关模式功率转换级供电，并且将来自所述交错开关模式功率转换级的输出连接到变压器，变压器被配置成迫使来自所述交错开关模式功率转换级中的每一个的AC电流始终具有相同AC电流，其中，所述变压器被连接以提供汇总输出电流，汇总输出电流是来自所述交错开关模式功率转换级中的每一个的电流之和。

在本公开的另一方面中，公开了一种电源电路，其中，多个加性开关模式功率转换级中的每一个包括两个开关，一个开关耦合到高电压轨，并且一个开关耦合到低电压轨，并且具有从两个开关之间获得的单个脉宽调制输出，多个加性开关模式功率转换级中除一个之外的所有加性开关模式功率转换级的低电压轨耦合到多个加性开关模式功率转换级中的其他加性开关模式功率转换级的输出，并且剩余的低电压轨提供汇总输出。

在本公开的又一方面中，公开了一种电源电路，其中，多个加性开关模式功率转换级中的每一个包括两个开关，一个开关耦合到高电压轨，并且一个开关耦合到低电压轨，并且具有从两个开关之间获得的单个脉宽调制输出，单个脉宽调制输出经由提供汇总输出的互连变压器系统加在一起。互连变压器可以迫使来自所述交错开关模式功率转换级中的每一个的AC电流始终具有相同AC电流。

本公开的又一方面可以被描述为具有输入和输出的开关模式功率转换器，其中，输出仅在固有部件延迟之后瞬时跟踪输入。

本公开的一些实施例的特征可以在于一种向等离子体负载提供变化的DC功率以实行等离子体处理方案的方法，该方法包括：提供多个(N个)加性PWM功率转换级，每个加性PWM功率转换级具有固有延迟并且每个加性PWM功率转换级具有脉宽调制输出；向电源电路提供参考波形V

本公开的一些实施例的特征可以在于具有任意输出的闪速功率转换器。电源电路可以包括多个(N个)加性交错脉宽调制(PWM)功率转换级、设定点输入和多个加性交错PWM功率转换级之间的互连拓扑。多个(N个)加性交错脉宽调制(PWM)功率转换级可以均具有输出，以及每个级内的开关。这些开关可以具有基本开关频率f。设定点输入可以被配置为接收动态设定点波形。互连拓扑可以将多个加性交错PWM功率转换级的输出连接到汇总输出中。在本实施例中，多个加性PWM功率转换级中的每一个的电流输出相同。汇总输出处的电压是来自多个加性交错PWM功率转换级中的每一个的输出电压之和。汇总输出可以被配置以大于基本开关频率f的频率响应动态设定点波形，以限定输出波形。

本公开的其他实施例的特征还可以在于具有任意输出的闪速功率转换器。闪速功率转换器可以包括多个(N个)加性脉宽调制(PWM)功率转换级、闪速功率转换器的参考输入、闪速功率转换器的动态设定点输入、互连拓扑和汇总输出。多个(N个)加性(PWM)功率转换级可以具有固有部件延迟，并且可以均具有脉宽调制输出。动态设定点输入处的动态设定点波形V

附图说明

当结合附图时，通过参考以下具体实施方式和所附权利要求，本公开的各种目的和优点以及更完整的理解将是显而易见的并且更容易理解的：

图1示出了开关模式降压(下变频)转换器的一个示例；

图2示出了在比较器中的动态设定点波形与参考波形之间发生的比较的示例；

图3示出了闪速功率转换器的实施例，所述闪速功率转换器耦合到可选的控制器并且可选地通过单个调节电路向负载提供转换功率；

图4示出了具有串联求和拓扑的闪速功率转换器的实施例；

图5示出了对应于图4的电路的波形的一个示例；

图6示出了对应于图4的电路的波形的另一示例；

图7示出了信号调节电路的一种实施方式；

图8示出了具有并联求和拓扑的闪速功率转换器的实施例；

图9示出了可以在图8的实施例中实施的开关模式功率转换级的示例；

图10示出了对应于图8的电路的波形的一个示例；

图11是图10的波形的一部分的展开图，以更清晰地示出各种波形的相互作用；

图12示出了与串联地或并联地闪速功率转换器的24相实施方式相关联的波形；

图13示出了图12的展开图，示出了正弦动态设定点波形看到两个值之间的垂直阶跃(即，无时间延迟)的情况，以及汇总PWM输出几乎瞬时跟踪该电压阶跃的能力；

图14示出了图13中的波形的进一步展开；

图15示出了并联地对两组开关对进行求和以提供双极输出的闪速功率转换器的实施例；

图16示出了串联地对两组开关对进行求和以提供双极输出的闪速功率转换器的另一实施例；

图17示出了多个闪速功率转换组件的实施例，其组合起来以实现与向单个闪速功率转换器添加更多相相同效果；

图18示出了根据本公开的方面的使用并联配置的闪速功率转换器的替代实施例；

图19示出了被布置为执行当前公开的技术的各种操作的电子设备；

图20是示例性计算系统的具体实施方式，计算系统具有可以实施提供的本文讨论的各种系统和方法的一个或多个计算单元

图21示出了根据本公开的一个实施例的模数转换器(ADC)；

图22示出了在给定正弦动态设定点波形的情况下来自图4中的比较器中的一个的单个PWM输出的放大图；

图23示出了用于控制汇总PWM输出的方法的实施例；以及

图24例如示出了描绘根据示例性实施例的可以用于实现闪速功率转换器(具有或不具有控制器301)的物理部件的块图。

具体实施方式

词语“示例性”在本文中用于意味着“用作示例、实例或说明”。本文中描述为“示例性”的任何实施例不必被解释为比其他实施例优选或有利。

初步注释：以下附图中的流程图和块图示出了根据本发明的各种实施例的系统、方法和计算机程序产品的可能实施方式的架构、功能和操作。在这方面，这些流程图或块图中的一些块可以表示代码的模块、段或部分，其包括用于实施指定的(一个或多个)逻辑功能的一个或多个可执行指令。还应当注意，在一些替代实施方式中，块中所标注的功能可以不以图中所标注的顺序发生。例如，连续示出的两个块实际上可以基本上同时执行，或者这些块有时可以以相反的顺序执行，这取决于所涉及的功能。还将注意，块图和/或流程图的每个块以及块图和/或流程图中的块的组合可以由执行指定功能或动作的基于专用硬件的系统或专用硬件和计算机指令的组合来实施。

公开概述

本公开的方面涉及一种具有动态输出的N相闪速交错双向汇总功率转换器(“闪速功率转换器”)，其或者具有以比现有技术转换器更快(例如，比用于执行开关模式功率转换的开关的基本开关频率f更快，或者比由奈奎斯特准则设定的限制更快)的响应时间跟踪动态设定点的能力。闪速功率转换器的性质取决于发明人的如下认识：这种多相功率转换器中的每个比较器的PWM输出具有理想地瞬时响应于动态设定点的占空比。在一个实施例中，闪速功率转换器可以无延迟地(即，没有超过固有设备延迟的延迟，例如开关延迟)转换(增大或减小)动态设定点波形的振幅。在此意义上，本公开给出了一种“瞬时”跟踪动态设定点波形并且甚至在需要极高电压和电流(例如，>500V和>500A)的情况下也能如此进行的闪速功率转换器。

N个相中的每一个可以包括动态设定点波形和循环参考波形(例如，仅举几个非限制性示例，斜变或三角形波或正弦波)(本文中被称为“参考波形”)。用于N个比较器中的每一个的设定点可以是相同(仅动态设定点波形)的，但是对于N个比较器中的每一个，参考波形偏移N/360度。因此，对于100相闪速功率转换器，这将意味着比较器之间的3.6度相延迟。每个比较器产生用于驱动每个相的开关模式功率转换级的单个PWM输出。高PWM输出可以接通一对开关的上部，并且关断该对开关下部，低PWM输出可以关断上部开关，并且接通下部开关。然后经由相之间的串联连接(例如，参见图4)或相之间的并联连接(例如，参见图8)可以将N个比较器的N个输出汇总为汇总PWM输出。每个开关模式功率转换级可以由串联变体中的隔离电源供电，其中，驱动器电路管理隔离。结果是从每个相输出的恒定电流和从所有相输出的求和电压。对于串联形式，输出是来自N个相中的每一个的电流总和。相可以被认为包括开关的半桥对(或开关的全桥组)，可选地包括DC电源或DC电源轨的一部分，可选地包括驱动器、比较器和相延迟部件(对于除一个相之外的所有相)。

尽管图4和图8(下文详细讨论的)示出了本公开的两个实施例，但是也可以实施无数的其他电路和拓扑以实现类似结果(即，动态设定点的快速输出跟踪)。这些拓扑中的共同线程是：(1)多相：每个功率转换相包括用于开关模式功率转换电路的一种形式的比较器电路/设备、开关模式功率转换电路和驱动器；(2)交错：参考波形(例如，三角形波)在N个相中的每一个之间交错或延迟；(3)提供和汇集功率的能力；以及(4)求和：将每个功率转换级的电压或电流相加以形成汇总输出。

解决的挑战

通常，通过高电压和/或高电流的功率转换器使用大的输出滤波器(即，大的电感和电容部件)来使开关模式功率转换器中固有的纹波平滑。这些大的滤波器通常给转换电路快速跟踪动态设定点波形的能力增加显著的延迟(即，响应时间)。

同时，高功率开关模式功率转换器通常使用大的开关来处理高电压和/或电流，并且这些开关通常具有比低电压应用(例如，用于微处理器的功率转换器)中使用的开关更慢的基本开关频率(例如，在等离子体处理应用中为～50kHz到400kHz)。此外，长期以来一直认为开关模式电源的最大单位增益交叉频率受到奈奎斯特准则的限制——开关模式电源中的开关的基本开关频率f的一半(Kester,Walt.What the Nyquist Criterion Means toYour Sampled Data System Design.Analog Devices,MT-002)。然而，实际上，由于负载阻抗、温度、部件变化等的改变，可用的开关频率甚至更低，并且通常更接近f/4或f/5。

这样，高功率开关模式功率转换器恶化了在所有功率转换器(即使是降低功率转换器)中看到的问题；输出功率滞后于设定点的改变，或者无法在没有明显延迟的情况下跟踪设定点。本公开显著地减小了延迟，并且接近所谓的对功率转换器设定点的改变作出“瞬时”输出响应(或者动态设定点波形的近瞬时跟踪)。换句话说，本文公开的闪速功率转换器提供了比现有技术大大改进的响应时间。

这种功率转换器在等离子体处理中可能是有用的，其中，电弧放电通常降低制造产量。像自然界中的闪电一样，电弧实际上在短时间段内(例如，-30μs)强度增加。已知等离子体电源(例如，由科罗拉多州柯林斯堡的ADVANCED ENERGY提供的PINNACLE、AMS、DMS和SMS AP)可以在电弧放电事件期间降低甚至吸收功率(例如，参见美国专利No.8,217,299和8,552,665)。然而，由于上述延迟(功率转换器的输出不能对设定点的改变瞬时作出反应)，这些现有电源在其减轻电弧的能力方面受到限制，尤其是在使用高电压和电流的情况下，这在等离子体处理中是典型的。

本公开减小并且接近消除了电源电路的设定点改变与所导致的输出改变之间的延迟，极大地增强了在电弧放电事件期间减小甚至吸收功率的能力，并且生成对设定点具有接近瞬时响应的高度动态波形。例如，在现有技术功率转换器不完美地产生方波输出(例如，具有斜角或“软”角)或者在存在尖锐的电压跳变时产生略微成角度的斜坡的情况下，本文公开的闪速功率转换器产生更尖锐的方波和电压之间接近垂直的跳变。即使在需要高电流和电压的情况下，这种对动态设定点波形的接近瞬时的响应也在电动车辆牵引、为RF转换级供电以及减小电源大小和存储的能量等方面具有广泛的应用，这里仅举几个非限制性的例子。

另外，等离子体处理空间中的那些技术人员长期以来一直在寻求避免或减小布置在等离子体电源与等离子体之间的电容器的大小。再次返回电弧放电的挑战，在电弧发生时，电容器可以将其能量转储到电弧中，由此增强而不是减小电弧。因此，长期以来一直期望减小这种电容器的大小，然而通常需要大的电容器来使典型功率转换器输出中的纹波平滑。本文公开的闪速功率转换器实现了纹波的显著减小，并且由此实现了滤波电容器的显著消除(如果不是完全消除的话)。这进而极大减少了对设计减轻电容器将功率转储到电弧中的系统的需要(例如，在等离子体处理应用中)。

类似地，功率转换器通常还包括反馈，以帮助对开关占空比进行小的调整，以更好地实现与动态设定点波形对应的输出。然而，这种反馈也受到奈奎斯特准则的限制。因此，用于功率转换器的反馈在输出采样的频率上具有上限。本公开打破了这种限制，并且能够实现高于奈奎斯特准则、甚至高于开关的基本开关频率f的采样频率。

定义

在本公开中，参考波形一般地是指重复波形，通常为三角形、锯齿形或斜变波形。也可以实施对传递函数进行已知调整的其他波形，包括非重复波形。参考波形可以是电压、电流或两者的组合。

在本公开中，动态设定点波形一般地是指表示功率转换电路的期望输出的信号。动态设定点波形可以由反馈或其他因素修改，并且可以是重复的或不重复的。动态设定点波形可以是电压、电流或两者的组合。动态设定点波形可以是正弦、阶梯、三角形、波形的组合、复杂轮廓波形、或任何频率的任何可想象的波形。本公开通常使用正弦动态设定点波形来示出闪速功率转换器的效果，但这仅是说明性的，动态设定点波形决不限于正弦函数。

在本公开中，输入电压比V

在本公开中，输出比一般地是指在一个时间点处求和PWM输出电压或电流与汇总PWM输出电压的峰峰电压或电流比较的值。

在本公开中，固有延迟一般地是指归因于比较器、驱动器和功率转换设备(例如，开关和互连)的信号延迟。它可以包括驱动器和功率开关中的延迟，但是不包括由能量存储设备(例如，电感器、电容器或滤波器)导致的延迟。用于功率转换级的驱动器电路在输入改变的时间与输出改变的时间之间可以具有延时或延迟。例如，取决于功率范围或电压隔离，该延迟可以存在于宽范围内。用于开关模式功率转换器的常见固有延迟为1-30ns。开关模式功率转换器中的开关在其接收开关信号时与其实际上变为主要接通或主要打开时之间可以具有延迟。打开与闭合之间以及闭合与打开之间的这些转变时间可以是纳秒或微秒的量级。

下文将描述用于实现上述进步的具体结构和控制方法。

用于实施方式的结构和方法的具体实施方式

在本公开的一些实施例中，公开了一种闪速功率转换器306，其具有动态设定点输入、参考波形输入、驱动部分、串联开关和求和部分以及汇总PWM输出。闪速功率转换器306可以从设定点波形发生器304接收动态设定点波形，并且从参考发生器302接收参考波形(例如，锯齿函数)，并且输出汇总PWM输出。参考发生器302可以提供例如如图2中所示的锯齿参考波形。

参考发生器302和设定点波形发生器304可以形成可选控制器301的一部分。闪速功率转换器306还可以从可选的DC电源312接收DC功率或者可以包括一个或多个内部DC电源。闪速功率转换器306可以例如经由一系列相位偏移比较器来比较参考波形与动态设定点波形，以驱动一个或多个开关区段，并且对其输出进行求和，以形成求和的脉宽调制(PWM)输出，该输出大致模拟了动态设定点波形，但是处于不同电压和/或电流。然后，可以将该求和的PWM输出提供到负载310，其中，可选地，经由信号调节电路308(例如，LC滤波器)使求和的PWM输出平滑。然而，在一些情况下，纹波可能足够小，以避免对信号调节电路308的需要。根据实施方式，可选的DC电源312可以具有负输出、地，或者可以是浮置地。这种简单电路的特征在功率转换领域一般地是未知的：如果动态设定点波形改变，则输出占空比响应于设定点改变而瞬时改变。

至少在图4中示出了闪速功率转换器306的“串联”变体的六相示例，并且在图5-图6中示出了相关联的波形。在本公开的一些实施例中，公开了一种闪速功率转换器，其具有动态设定点输入、参考输入、驱动部分、并联开关部分、并联求和部分以及汇总PWM输出。至少在图8中示出了闪速功率转换器306的“并联”变体的六相示例，并且在图10-图14中示出了相关联的波形。

在串联和并联变体中，驱动部分412将与参考输入相关联的动态设定点波形转换为一组两个或多个脉宽调制(PWM)信号，这些PWM信号与每个其他组交错或相位偏移。两个或多个PWM信号中的每一个被提供到串联开关和求和部分(例如，图4)内的或并联开关部分(例如，图8)内的不同“相”。单个PWM信号405的数量等于相的数量N，并且最接近的单个PWM信号405之间的相位偏移是基本开关周期的1/N。在图4和图8所示的示例中，存在六个相，并且因此存在六个偏移或交错的单个PWM信号。

每个相可以包括半桥(图4和图8)或全桥(图15和图16)开关区段。串联形式可以包括用于每个相的DC电源(浮置和隔离)，并且并联形式可以包括用于每个相的DC电源或为每个相供电的一对DC轨(浮置或接地)。每个相还可以包括开关控制信号输入，开关控制信号输入接收用于两个或四个开关中的每一个的PWM信号。每个相还可以包括脉宽调制(PWM)输出。PWM输出可以具有由DC电源或轨设定的摆动电压。

来自每个相的PWM输出与所有其他PWM输出以如下任一种方式求和：(1)串联方式，其中，除一个相之外的所有相中的开关之间的输出节点耦合到下一DC电源或下一低电压轨的低电压侧，并且剩余输出节点是汇总PWM输出；或者(2)并联方式，其中，所有相中的开关之间的输出节点传递到并联求和部分的独立但磁性耦合的变压器。在后一情况中，这些磁性耦合的变压器中的每一个包括(1)初级绕组的输入，其耦合到相中的一个的PWM输出，(2)次级绕组的输入，其耦合到磁性耦合的变压器的另一个的初级绕组的输出，以及(3)来自次级绕组的输出，其耦合到次级绕组的所有其他输出，以形成汇总PWM输出。

在两种变体中，汇总PWM输出可以被提供给负载，并且在到达负载之前可选地通过信号调节电路，例如滤波器。

闪速功率转换器对动态设定点波形改变的响应速度可以是相数N的函数。具体地，闪速功率转换器的采样频率或可以作为时间的函数而实现的输出电压的数量可以作为f*N而被发现，其中，f是每个相中使用的开关的基本开关频率。因此，例如，在24个相均以f＝200kHz运行的情况下，可以将汇总PWM输出调整得与24*200kHz或4.8MHz一样快，其中，现有技术限于40kHz的开关。可以看出，对动态设定点波形的响应时间的改进是意义深远的。

尽管并联和串联变体都提供了相对于现有技术的实质优点，但是并联变体使每个相输出电流磁性耦合到另一个相的电流输出。每个相连接到另一个相，使得来自所有相的输出电流相同。然而，由于变压器布置在开关与负载之间，所以在相之间仅AC电流被均衡。任何DC或低频AC电流被变压器阻挡，这可能导致相之间的DC或低频AC不平衡。可能需要反馈来帮助平衡串联形式不会遭受的相——增加的复杂性和信号降级。

图4示出了具有上述串联求和拓扑的闪速功率转换器的实施例。参考波形输入407可以耦合到可选的参考发生器402，参考发生器402产生参考波形，例如，三角形或锯齿波形。动态设定点输入401可以耦合到可选的设定点波形发生器404，设定点波形发生器404产生任意波形，例如在复杂等离子体处理方案或期望电压和/或电流的瞬时且大的改变的情况中使用的波形。

动态设定点输入401和参考波形输入407均耦合到驱动部分412内的N个比较器418，其中，比较器418是按时间排序的。换句话说，相位延迟(例如，1/N)被施加到每个比较器418之间的参考波形，使得每个比较器418看到参考波形的不同定相(即，到达每组开关的PWM脉冲序列被交错)。因此，例如，在六相实施方式中，如图4和图8中所示，参考波形可以偏移60度(例如，360/6＝60)。可以经由每个比较器418之间的相位延迟部件416来实现相位延迟，尽管可以使用任何数量的设备、电路和方法来生成到达比较器418的参考波形之间的相位延迟。在这种情况下，相位延迟t可以等于基本开关周期的1/N或1/6。每个比较器418进而响应于动态设定点波形和参考波形在每个时刻的状态而生成上(up)或下(down)(开或关)信号(例如，在动态设定点波形大于参考波形时，比较器产生上/开信号)。因此，每个比较器的输出是具有表示动态设定点波形的占空比的PWM信号。具体地，每个比较器418的PWM输出具有等于输入比的瞬时占空比(即，给定时刻的占空比，而非一段时间内的占空比)，输入比即在参考波形的峰峰值之上的时刻的动态设定点波形的值。例如，如果动态设定点波形在某一时刻为2.4V，并且参考波形为6.0V，则比较器的PWM输出在该时刻的占空比为40％。假设动态设定点，该占空比在下一时刻将小于或大于40％——即使PWM脉冲高度可以保持上升或下降一段时间(直到两个比较器输入交叉)。

图2示出了在比较器418中的动态设定点波形与参考波形之间发生的比较的示例。即，示出了动态设定点波形204、参考波形202以及来自将这两个信号作为输入的比较器208的所得单个PWM输出206。比较器418均生成单个PWM输出405，单个PWM输出405的占空比等于在给定时间的动态设定点波形与在该相同时间的参考波形的峰峰值的比率。

尽管已知具有这些输入的比较器的单个PWM输出，但是发明人认识到隐藏在单个PWM输出中的事实是：在任何时刻，PWM输出具有等于输入比的占空比——不仅是上或下——而是具有在1与0之间并且包括1和0的灰度值，该灰度值等于动态设定点波形与参考波形的比率。换句话说，即使PWM输出表现为高或低，并且一旦绘制了整个脉冲，给定脉冲表现为具有给定占空比，实际上，占空比也可以在整个脉冲中改变。

参考图22可以更好地理解这种革命性的发现，图22示出了在给定正弦动态设定点波形和三角参考波形的情况下，来自图4中的比较器418中的一个的单个PWM输出的放大图。可以看出，脉冲的宽度随着时间变化，并且本领域的技术人员假设占空比是脉冲波谷(例如，2204)与脉冲波峰(例如，2202或2206)的比率。然而，本发明人发现并非是这种情况。实际上，通过每个波峰和每个波谷的占空比是不断变化的。这意味着，即使PWM信号的振幅在这两个点之间没有改变，T

图13和图14还示出了在单个PWM输出(例如，405)的占空比内的隐藏数据。图13和图14示出了动态设定点波形的相同部分的两个不同视图，该动态设定点波形具有电压阶跃和用于24相闪速功率转换器的所得汇总PWM输出。在图14的展开图中，可以看到在动态设定点波形电压阶跃之前，汇总PWM输出处于低状态。此外，基于在电压阶跃之前的脉冲的视在占空比，将看起来低信号在电压阶跃之后继续。然而，在人们关注电压阶跃的底部处的汇总PWM状态时，其中人们希望继续看到汇总PWM的低状态，出乎意料的是，汇总PWM状态反而为高。动态设定点波形的这种改变和在汇总PWM输出状态中的所得开关有助于可视化来自比较器的输出内的“隐藏”数据。这示出了在任何时刻汇总PWM输出的视在占空比实际上不是汇总PWM的占空比——在每个时刻都有一些未见的瞬时占空比。电压阶跃通过使汇总PWM输出从一个时刻到下一个时刻翻转状态来“揭示”这种隐藏数据。这个示例绝不限制本公开，而仅意在帮助可视化在来自比较器的PWM输出中存在隐藏数据，并且进一步在具有不等于波形的可见占空比的瞬时值的汇总PWM输出中存在隐藏数据。

来自每个比较器的单个PWM输出405均被传递到相应驱动器419。驱动器419可以从相应比较器418获得逻辑电平信号，并且将它们升压到在适合于驱动高功率开关(例如420)的电压处的高电流信号。在图4中，驱动器419驱动每个相的上下部开关两者。特别地，驱动器419将单个PWM输出405信号转换为被传递到每个相的成对开关420(或开关对)的两个驱动信号(或者被传递到全桥构造中每个相的开关420的四个驱动信号)。例如，每个驱动器419可以从相应比较器418接收低电压PWM输出405，并且输出两个更高的电压信号——高到足以驱动开关420。在这种电路中，驱动器419还跨越任何隔离或电压转换而转换驱动。在实施例中，驱动器419通常具有内部电平移位器和/或隔离器。在实施例中，可以使用用于每个低侧和每个高侧开关的独立的驱动器。驱动器419可以具有输入区段，其与相应比较器418共享电源。驱动器419通常在输入电路与功率输出级之间具有隔离级，因为高功率开关可能具有不同的电源轨，或者这些轨可能由于连接到高功率开关模式电路而有噪声。用于给定相的开关可以共享电源。在图4的情况下，这些驱动器419的隔离输入也能够承受由于相的串联连接而引起的附加电压应力。

开关420在图4和图8中以半桥构造示出。然而，它们也可以如图15和图16中所示以全桥构造布置。在一个示例中，开关可以均是MOSFET类型，但是其他类型的开关也是可能的，例如Si FET、SiC FET、IGBT和双极型晶体管，仅举几个例子。图4中的每个相包括输出节点414，其取自来自相同相的两个对应开关420之间。第一相到第五相430-438的输出串联连接，从而将电压相加，使得来自第六相440的汇总PWM输出403是所有六个相的输出电压之和。每个相中的两个开关420中的一个在接通状态中将对应输出节点414耦合到来自DC电源422的高电压，并且在关断状态中阻断DC电源。每个相中的另一开关在接通状态中将来自DC电源422(或低电压轨)的低电压和前一相的输出节点414耦合到该相的输出节点414，并且在关断状态中阻断该连接。然而，除了一个相之外的所有相的输出节点414总是耦合到下一DC电源422的低电压侧。例如，如果所有上部开关接通，则汇总PWM输出403将是DC电源422电压的六倍。如果所有下部开关接通，则汇总PWM输出403会是0V。大多数时间，汇总PWM输出403在这两个极值之间的某处。在该附图中，DC电源422是隔离和浮置的。

第一相430包括到其两个开关420中的下部开关的地连接424，并且因此在第一相430的下部开关420处于接通状态时将其输出节点414耦合到地424。该图中的最上方的相可以被称为第六相440(或输出或最后相)。其他相可以被称为第二相432、第三相434、第四相436和第五相438。输出相440可以包括提供汇总PWM输出403的输出节点414——它不耦合到任何其他相，而是被提供到负载410，并且可选地经由可选的信号调节电路408被滤波。

图5中示出了在V

另外，可以观察到每个阶跃内的PWM信号的频率是开关420中的任一个的基本开关频率f的N倍(例如，200kHz的基本频率f的六倍，或1.2MHz)。换句话说，对于具有六相的闪速功率转换器，并且开关以200kHz开关，汇总PWM输出仅以功率链中的设备固有的延迟来跟踪动态设定点波形(即，否则瞬时跟踪输入设定点)。汇总PWM输出403跟踪动态设定点波形，以在汇总PWM输出403的峰峰电压的1/N(例如，1/6)倍内，并且具有以1.2MHz的频率瞬时跟随动态设定点波形的纹波PWM。这样，在一些实施例中，多个加性PWM功率转换级中的每一个的开关速度为20-800kHz。在一些实施例中，即使在闪速功率转换器与负载之间布置了滤波器，也可以实现大于150kHz的开关速度。

现在考虑具有24个交错的功率转换相的闪速功率转换器。在这种情况下，输出纹波从1/6减小到1/24。纹波将具有N*f或24*200kHz＝4.8MHz的PWM频率。沿着这些相同的思路，尽管现有技术方法将需要应用滤波以使纹波平滑，其中滤波受到给定开关(例如，大的LC滤波器)的开关频率的限制，但本公开从滤波的观点来看实现了高得多的“有效开关频率”——这里滤波将被限制为4.8MHz。由于可以用更小的滤波器部件来对更高的频率进行滤波，所以尽管使用类似的开关设备(尽管拓扑和驱动电路完全不同)，但是所公开的汇总PWM输出比现有技术的功率转换输出更容易滤波。在一些情况下，为了解决汇总PWM输出相对于现有技术的功率转换输出的减小的大小纹波和增加的频率纹波，必要的滤波器可以减小N

应当理解，对于许多应用，简单地将功率转换级的数量增加到不需要滤波器的程度就足够了。

在需要输出滤波器的情况下，可以使用反馈回路，在这种情况下，可以在输出滤波器之前获得反馈。反馈回路可以布置在汇总输出与动态设定点输入之间。这样，反馈的单位增益交叉频率与常规限制无关，例如开关频率、输出滤波器或奈奎斯特准则。换句话说，单位增益交叉频率可以大于基本开关频率的1/5，或者可以大于基本开关频率的1/2，或者可以大于基本开关频率。

返回参考图2，可以理解，单个比较器418的PWM输出206不提供关于在给定时间点处的202的峰峰值和204的值的输入电压比的信息，并且因此，即使206的瞬时占空比与202和204的输入电压比相关，也没有已知的方式来提取和使用该信息。当单个比较器418输出在多个比较器之间被求和时，其中多个比较器在它们的参考波形输入之间具有基本开关周期偏移的1/N，如图4和图8中所示，图5中的V

每个相430-440可以包括其自己的DC电源422，如图所示。每个DC电源422可以是隔离和浮置的。每个DC电源422可以包括正侧和负侧。每个DC电源422的正侧可以耦合到每个相中的开关对420的第一开关。每个DC电源422的负侧可以耦合到每个相中的开关对420的第二开关。每个开关可以具有耦合到输出414的输出和输入，其中，用于第一开关的输入耦合到对应DC电源422的正侧，并且用于第二开关的输入耦合到对应DC电源422的负侧。相430的第二开关的输入耦合到地。其他相的第二开关的输入耦合到前一相(例如，图4中的下部相)的输出414。

闪速功率转换器400中的各种部件可以具有固有延迟。首先，比较器418可以具有几纳秒的延迟。驱动器419可以具有5-30ns的延迟。功率转换开关420在开始转变之前可以具有20ns的延迟。开关420的转变时间可以是10ns到几微秒。所有这些固有延迟与功率电平和设备类型相关。对于一个示例，假设开关420是能够以1200V开关40A的SiC FET。这些开关420的延迟时间可以是15ns的量级。开关时间可以是50ns的量级。驱动器419可以具有20ns的延迟。本示例的总固有延迟可以的100ns的量级。

图7示出了诸如图3中的308的信号调节电路的一种实施方式。信号调节电路700可以布置在汇总PWM输出(例如，403或803)与负载(例如，410、810)之间。负载可以包括电阻元件706或设备。在一个示例中，信号调节电路700可以包括LC滤波器，该LC滤波器包括与汇总PWM输出和电阻元件706串联的电感部件702，以及在地与电阻元件706之间串联的分流电容部件704。信号调节电路700可以从汇总PWM输出403或803去除或减少纹波电压。电感部件702还可以帮助限制开关中的峰峰电流纹波。

汇总PWM输出403或803可以具有纹波电压V

V

输入电压比V

V

其中，N是相的数量，并且V

在用于DC输出的一些常规设计中，输出电容相对较大，以帮助维持输出处的稳定的DC电压。大的输出电容还用于在存在负载改变的情况下维持稳定的输出，负载改变例如与电流汲取的快速改变(增大或减小)相关联，如在例如微处理器中的功率中将看到的。在图4和图8的实施例中，作为示例，输出为任意的(除非用户期望DC输出)，并且一个优点是可以使用相对低(可能低几个数量级)的电容元件704，因为不需要保持输出电压稳定；实际上，本公开的一个目的是允许输出电压快速改变，并且因此，可选的信号调节电路408中的常规的大的电容器可能对该使用有害。在DC电源情况下，例如，与在当前情况下低至100到1000倍的值相比，输出电容器可以是100微法。信号调节电路308中的典型电容部件704可以是例如10纳法。

在一些实施方式中，电容部件704也可以不是必需的。例如，在驱动扬声器时，或者在实施足够的N个相以在汇总PWM输出处产生可忽略的纹波时，可以不需要电容部件704。作为另一示例，在闪速功率转换器用于对具有其自己的信号调节电路或滤波器的后续功率转换级供电的情况下，可以不需要电容部件704。例如，如果闪速功率转换器用于为RF功率转换级提供功率，则低振幅、高频率的纹波可以被忽略和/或由后续功率级的(一个或多个)滤波器去除。沿着这些相同的思路，输出纹波的频率增加N倍，并且因此要滤波的频率比常规功率转换器高得多。例如，假设开关对的开关频率为200kHz和24相——输出纹波将以4.8MHz出现，并且比常规开关模式功率转换器小24倍，并且因此滤波器可以非常小。

在等离子体功率系统的具体情况下，本公开利用相对较小的电容元件704的能力在腔室内的电弧情况下提供较小的电弧能量方面是有利的。如前所述，所提出的闪速功率转换器促进非常快的电弧响应。一般而言，当在腔室内检测到电弧时，功率可以被暂时地禁用，或者快速切换到相反极性。这种动作意在快速熄灭电弧，并且然后允许等离子体重新点燃并且返回到正常的等离子体操作。显著较小的电容元件704允许快得多的功率关闭，并且存储显著较小的电弧能量。一般地，如本领域的技术人员将理解的，具有施加在等离子体上的波形的完全控制提供了点火、稳定性和电弧管理的许多优点。

控制电子设备(包括比较器和相位延迟部件)以及开关和驱动器可以在模拟或数字域中实施。

图8示出了具有上述并联求和拓扑的闪速功率转换器的实施例。图8利用如相对于图4中的串联形式所述的相同驱动部分412。与串联形式类似，所示的并联变体从驱动部分412获得输出，并且驱动多个功率转换相，每个相具有开关对(在所示实施例中为六对)。

来自每个比较器的单个PWM输出均被传递到相应驱动器819。驱动器819向并联开关部分815中的开关820提供开关信号。特别地，驱动器819将单个PWM信号转换为被传递到每个相的开关820(或开关对)的两个驱动信号(或者被传递到全桥构造中的每个相的开关820的四个驱动信号，参见图15-图16)。例如，每个驱动器819可以从相应比较器接收低电压PWM信号并且输出两个更高的电压信号——高得足以驱动开关820。在该电路中，驱动器819还跨越任何隔离或电压转换来转换驱动。

开关820在图4和图8中以半桥构造示出。然而，它们也可以如图15和图16中所示以全桥构造布置。在一个示例中，开关可以均是MOSFET类型，但是其他类型的开关也是可能的，例如，Si FET、SiC FET、IGBT和双极型晶体管，仅举几个例子。每个相包括输出节点814，其取自两个开关820之间。每个开关对820可以具有耦合到高电压轨的上部开关和耦合到地的下部开关。因此，在上部开关闭合或接通并且下部开关打开或关断时，DC电源822(例如，电压电源)的高电压轨直接耦合到给定相的输出节点814，并且在上部开关打开或关断并且下部开关闭合或接通时，地直接耦合到给定相的输出节点814。输出节点814均独立地耦合到并联求和部分817中的对应变压器816的初级绕组。

变压器816形成耦合电感器，其中，术语“耦合电感器”一般地是指一个相的输出电流与另一相的输出电流磁性耦合。在一个示例中，为了实现磁性输出电流耦合，一个相的初级绕组与另一相的次级绕组连接。在图8的示例中，并且参考第六相840和第二第五838，第一变压器的初级绕组的输出与第五相838的变压器的次级绕组连接。在图8的示例中，相邻相的变压器互连，其中第一相830与第六相840耦合。然而，不必如所示的那样互连相邻的相。然而，在图8中所示的示例中，存在六个相，其中初级绕组与后续相的次级绕组互连(例如，第六相840的初级绕组的输出与第五相838的次级绕组的输入互连，第五相838的初级绕组的输出与第四相836的次级绕组的输入互连，等等)。图8的示例中第一相830的变压器的初级绕组的输出与第六变压器840的次级绕组的输入连接。相应变压器的次级绕组的输出全部在汇总PWM输出803处互连。因此，每个相的次级绕组驱动输出，而与次级绕组耦合的每个相的初级绕组驱动电流通过次级绕组，这引起初级绕组电流流动。变压器的级联连接“组合”了通过变压器的每个开关对的输出电流。尽管图8示出了耦合来自各个相的电流的手段，但是存在耦合每个相的电流的多种方法，其中另一示例被示出并且先前相对于图4被讨论，并且所有方法被认为由这些示例覆盖。

在使用中，用于每个开关对的栅极驱动脉冲相对于彼此被延迟或偏移(例如，被延迟或偏移基本开关周期的1/N)。通过互连变压器的动作，来自每个相的电流被磁性耦合，使得在第六开关对激活时第六相840中的电流的增加导致电流流向第五相838的第五变压器并且在第五相838的第五变压器中被感应，即使其开关对未激活(例如，连接到高电压轨的上部开关打开)，并且以此类推直到后续变压器。在每个相脚(phase leg)激活时，相同的序列成立，来自相关联的变压器的电流级联(流向其并且在其中被感应)到第六互连变压器，等等。级联电流随着各个相的激活或未激活而继续。

作为示例，如果六相闪速功率转换器的每个相以750V的轨电压提供大约17A，则汇总PWM输出803将以大约100A在0与750V之间摆动，并且可以提供75kW的功率。

汇总PWM输出803的示例在图10中被示为电压V

另外，可以观察到图10中的每个阶跃内的PWM的频率是开关820中的任一个的基本开关频率f的N倍(例如，200kHz的基本频率f的六倍，或者1.2MHz)。换句话说，对于具有六相的闪速功率转换器，并且开关以200kHz开关，汇总PWM输出仅以功率链中的设备固有的延迟来跟踪动态设定点波形(即，否则瞬时跟踪输入设定点)。汇总PWM输出跟踪动态设定点波形，以在汇总PWM输出的峰峰电压的1/N(例如，1/6)倍内，并且具有以1.2MHz的频率瞬时跟随动态设定点波形的纹波PWM。

现在考虑具有24个交错的功率转换相的闪速功率转换器。在这种情况下，输出纹波从1/6减小到1/24。纹波将具有N*f或24*200kHz＝4.8MHz的PWM频率。沿着这些相同的思路，尽管现有技术方法将需要应用滤波以使纹波平滑，其中滤波受到给定开关(例如，大的LC滤波器)的开关频率的限制，但本公开从滤波的观点来看实现了高得多的“有效开关频率”——这里滤波将被限制为4.8MHz。由于可以用更小的滤波器部件来对更高的频率进行滤波，所以尽管使用类似的开关设备(尽管拓扑和驱动电路完全不同)，但是所公开的汇总PWM输出比现有技术的功率转换输出更容易滤波。在一些情况下，为了解决汇总PWM输出相对于现有技术的功率转换输出的减小的大小纹波和增加的频率纹波，必要的滤波器可以减小N

应当理解，对于许多应用，简单地将功率转换级的数量增加到不需要滤波器的程度就足够了。

在需要输出滤波器的情况下，可以使用反馈回路，在这种情况下，可以在输出滤波器之前获得反馈。这样，反馈的单位增益交叉频率与常规限制无关，例如开关频率、输出滤波器或奈奎斯特准则。

闪速功率转换器800中的各种部件可以具有如关于图4所述的固有延迟，例如，可以发现大约100ns的固有延迟。

尽管图8被示出为具有提供给每个相的单个DC电源以及高电压轨和低电压轨，但是也可以实施图4的用于每个相的隔离浮置DC电源。替代地，每个相可以耦合到高电压轨和低电压轨，例如，高电压轨和低电压轨可以由外部DC电源供电，例如，图3中的可选的DC电源312。在外部DC电源的情况下，汇总PWM输出403处的纹波具有外部DC电源除以N的振幅。

图10示出了对应于图8的电路的波形。值得注意的是，单个PWM输出电压V

图11是图10的波形的一部分的展开图，以更清楚地示出各种波形的相互作用。

图18示出了根据本公开的方面的使用并联构造的闪速功率转换器的替代实施例。在此示例中，示出了四相，并且利用与图8中所见不同的变压器元件布置实现了导致相电流之间的磁性耦合的耦合电感器技术。与图8中所示的实施例一样，每个相包括相应开关对，相应开关对由DC电源供电并且由控制器1801驱动，并且其中，到每个开关对的PWM脉冲序列被交错以将期望的输出波形驱动到负载。

第一开关对(第一相)1804A的输出电流被提供到第一变压器1814A。类似地，第二开关对(第二相)1804B的输出电流被提供到第一变压器1814A。与图9中所示的变压器的互连类似，例如，在相一与相二之间，该布置组合相一和相二的输出电流(降压转换器)。第三开关对(相三)1804C的输出电流被提供到第二变压器1814B，第四开关对(相四)1804D的输出电流也是如此。第三变压器1814C与第一变压器1814A和第二变压器1814A的输出耦合。

第三变压器1814C组合来自第一变压器1814A和第二变压器1814B的电流，并且将汇总PWM输出提供到负载，其包括所有相的求和电流。尽管未示出，但是调节电路或滤波可以布置在第三变压器1814C与负载之间。其中一个优点是符合本公开的方面的电源可以产生适于驱动各种可能负载(例如，等离子体)的复杂输出波形，在负载与第三变压器1814C之间示出了这种波形的一个代表性示例。该示例性输出波形基于控制器内的动态设定点波形。

利用所公开的闪速功率转换器的串联或并联拓扑、半波或全波开关构造或任何其他变体，可以用闪速功率转换器来替换各种不同的电源类型，所述闪速功率转换器在用于任何电源被替换的控制方案下操作。例如，在等离子体系统的情况下，闪速功率转换器的高度可控和可配置的性质提供了改变工艺(如何点燃和控制等离子体，特别是考虑复杂的功率波形)而无需考虑电源的硬件的能力。例如，使用闪速功率转换器，工艺工程师可以有效地“绘制”期望的波形作为输入波形或者修改用于等离子体的波形，并且执行该工艺。

在图4或图8的相中使用的基于MOSFET的开关对的情况下，图9示出了一对MOSFET906、910，一对MOSFET 906、910互连使得该对的上部MOSFET 906的漏极在轨908处连接到DC电源(其可以被称为轨电压)，并且上部MOSFET 906的源极连接到该对的下部MOSFET 910的漏极，该漏极也是变压器的初级绕组912的输入点。下部MOSFET 910的源极连接到负轨916，其可以与DC电源的地(可以是或者可以不是浮置的)或DC电源的负电压耦合。

图12示出了与串联或并联闪速功率转换器的24相实施方式相关联的波形。示出了来自比较器(例如，418)之一的单个PWM输出，以及动态设定点波形，以及由来自24相延迟比较器的输出的串联或并联求和产生的汇总PWM输出。在此实施例中，输出纹波是由本领域中的单个功率转换器看到的输出纹波的1/N。纹波频率也是基本开关频率f的N倍。

图13示出了图12的展开图，示出了正弦动态设定点波形看到两个值之间的垂直阶跃(即，无时间延迟)的情况，以及汇总PWM输出几乎瞬时跟踪该电压阶跃的能力。

图14示出了图13中的波形的进一步展开。在阶跃改变的时刻，两个波形位于彼此的顶部上。就在阶跃改变之前，存在一个汇总PWM输出，该汇总PWM输出包含单独1/N振幅段的瞬时占空比。在瞬时阶跃期间，汇总PWM输出波形还瞬时改变为1/N的新段。汇总PWM输出的占空比现在仍然匹配这个1/N段的占空比。在阶跃之前，可以观察到该段的占空比大约为75％或80％。就在阶跃之后，可以观察到该段的占空比为接近50％。在所有时间，占空比都保持为特定输出段之上的输入的瞬时值。

随着这种汇总交错开关模式功率转换级/相的数量的增加，汇总PWM输出具有越来越小的阶跃(例如，图5具有6个阶跃，并且图12具有24个阶跃)，其中每个阶跃中增加PWM频率。可以观察到，当添加附加的功率转换级时，纹波减少，导致汇总PWM输出看起来更接近地接近动态设定点波形。因此，使用的相越多，汇总PWM输出就越接近理想的瞬时响应或者动态设定点波形的跟踪。

图17示出了多个闪速功率转换组件的实施例，其组合起来以实现与向单个闪速功率转换器添加更多的相相同的效果。对于图4和图8两者，假设具有一定数量的相的块，而不是简单地将相添加到块以改变可能的输出功率，该设计的一个优点在于，诸如图17中所示的块1700反而可以被复制，并且这样的块以不同的方式被供电和互连，以提供不同范围的可能的高度可控的波形输出(例如，使用750伏DC电源来提供0到750伏的任意波形的单个块设计)，或者使用一对750伏DC电源来提供-1500到+1500伏的任意波形的四个块设计。单个块和互连块策略的分布式相提供了比简单地将相添加到驱动任何给定部件的电流处理、热处理和其他属性的块相比更小的大小/容量部件的实际实施方式，这提供了部件成本、可扩展性和可靠性等优点。

除了产生几乎瞬时跟踪动态设定点波形的高度可控和任意成形的输出波形的能力之外，公开的闪速功率转换器提供以各种方式互连的这种转换器以产生任何转换器的输出的各种倍数。图17提供了这种互连的闪速功率转换器的一个示例。在各种优点中，由该示例示出的一个优点在于核心闪速功率转换器块以各种方式被配置以产生各种不同的电源输出的能力，这在单个块的情况下是不可能的，并且不必修改块的架构(例如，不向块添加相)。因此，通过将闪速功率转换器与一个或多个DC电源组合，可以生成超出单个闪速功率转换器的能力的宽范围的不同输出。然而，应当注意，通过向任何给定的闪速功率转换器构造添加相，可以替代地实现使用闪速功率转换器块的各种可能的输出范围。此外，在一些情况下，通过添加或去除相来修改图4和图8中所示的六相设计的基本功能可能是有利的。

图15示出了闪速功率转换器的实施例，该闪速功率转换器对两组开关对并联求和以提供双极输出。DC电源轨耦合到每个开关对的顶部和底部开关。第一组开关对(左)均具有耦合到第二组开关对(右)的开关之间的节点的输出节点。来自第一组(左)的输出1502中的一个不被提供到第二组开关对，而是被提供为用于双极汇总输出1506的两个输出中的第二输出。第二组开关(右)之间的节点1504中的一个被提供为用于双极汇总输出1508的两个输出中的第一输出。提供附加的相位延迟1510，以影响第一组的最后相1512与第二组的最后相1514之间的相位延迟。

图16示出了闪速功率转换器的另一实施例，其对两组开关对串联求和以提供双极输出。在这种情况下，来自开关对的输出耦合到下部开关和下一相的隔离浮置DC电源的低电压侧。两个顶部相的输出被替代地提供到双极汇总输出的输出节点。

图21示出了根据本发明的一个实施例的模/数转换器(ADC)。ADC可以包括动态设定点输入2101，动态设定点输入2101被配置为从设定点波形发生器2104接收动态设定点波形(例如，任意且非恒定的波形)。ADC还可以包括参考波形输入2107，参考波形输入2107被配置为从参考发生器2102接收参考波形(例如，三角波)。动态设定点波形和参考波形可以被提供到两个或更多个比较器2118，其中参考波形可以在每个比较器2118之间被相位延迟，例如通过相位延迟部件2116。相位延迟可以等于基本开关周期的1/N，其中N是ADC中的比较器或相的数量。每个比较器2118可以基于动态设定点波形和参考波形的比较来生成单个PWM输出2105，其中提供到比较器2118的参考波形被交错。这些单个PWM输出2105可以被提供到汇总多个单个PWM输出2105的解码器2110。该ADC实现与具有类似数量的比较器的常规ADC相同的位分辨率，但在此情况下具有无限分辨率和较高速度。

图23示出了用于使用串联拓扑来控制汇总PWM输出的方法的实施例。方法2300包括将参考波形提供到多个比较器，其中每个比较器从所有其他比较器接收参考波形的相位延迟形式(块2302)。方法2300还可以包括将动态设定点波形提供到比较器中的每一个(块2304)。方法2300还可以包括使用每个比较器的单个PWM输出来控制一对开关(块2306)。该方法还可以包括将来自除一个开关对之外的所有开关对的电压输出耦合到下一个开关对的低轨，并且提供剩余开关对的输出作为汇总PWM输出(块2308)。

转到图19，示出了包括被布置为执行当前公开的技术的各种操作的操作单元1902-1908的电子设备1900。设备1900的操作单元1902-1908由硬件或硬件和软件的组合实施，以实行本公开的原理。本领域技术人员将理解，图19中描述的操作单元1902-1908可以被组合或分离为子块以实施本公开的原理，而不是实施方式中包括的所有单元。因此，本文的描述支持操作单元1902-1908的任何可能的组合或分离或进一步定义。

在一个实施方式中，电子设备1900包括被配置为显示信息的显示器单元1902(例如，图形用户界面)、以及与显示器单元1902通信的处理单元1904、以及被配置为从一个或多个输入设备或系统接收数据的输入单元1906。本文描述的各种操作可以由处理单元1904使用由输入单元1906接收的数据来实施，以输出用于使用显示器单元1902显示的信息。控制器可以不包括显示器单元。另外，在一个实施方式中，电子设备1900包括实施关于各个附图描述的操作的单元。

参考图20，提供了具有可以实施本文所讨论的各种系统和方法的一个或多个计算单元的示例性计算系统2000的具体实施方式。计算系统2000可以应用于一个或多个控制器、测量系统、集成了本文所讨论的相同或所有功能的阻抗匹配系统、计算单元、以及与系统相关的其他计算或设备，例如控制功能。将理解，这些设备的特定实施方式可以具有不同的可能特定计算架构，本文中并未具体论述所有计算架构，但本领域普通技术人员将理解这些计算架构。

计算机系统2000可以是能够执行计算机程序产品以执行计算机进程的计算系统。数据和程序文件可以被输入到计算机系统2000，计算机系统2000读取文件并且执行其中的程序。图20中示出了计算机系统2000的一些元件，包括一个或多个硬件处理器2002、一个或多个数据存储设备2004、一个或多个存储器设备2008、和/或一个或多个端口2008-710。另外，本领域技术人员将认识到的其他元件可以被包括在计算系统2000中，但是未在图20中明确描绘或在本文中进一步讨论。计算机系统2000的各个元件可以通过一个或多个通信总线、点对点通信路径或图20中未明确描绘的其他通信手段来彼此通信。

处理器2002可以包括例如中央处理单元(CPU)、微处理器、微控制器、数字信号处理器(DSP)和/或一个或多个内部级的高速缓存。可以存在一个或多个处理器2002，使得处理器2002包括单个中央处理单元，或能够执行指令并且彼此并行地执行操作的多个处理单元，这通常被称为并行处理环境。

计算机系统2000可以是常规计算机、分布式计算机或任何其他类型的计算机，例如经由云计算架构可用的一个或多个外部计算机。当前描述的技术可选地以存储在(一个或多个)数据存储设备2004上的软件、存储在(一个或多个)存储器设备2006上的软件和/或经由端口2008-710中的一个或多个通信的软件来实施，由此将图20中的计算机系统2000转变为用于实施本文描述的操作的专用机器。

一个或多个数据存储设备2004可以包括能够存储在计算系统2000内生成或采用的数据的任何非易失性数据存储设备，所述数据例如用于执行计算机过程的计算机可执行指令，所述计算机可执行指令可以包括应用程序和管理计算系统2000的各种部件的操作系统(OS)两者的指令。数据存储设备2004可以包括但不限于磁盘驱动器、光盘驱动器、固态驱动器(SSD)、闪存驱动器等。数据存储设备2004可以包括可移动数据存储介质、不可移动数据存储介质和/或外部存储设备，所述外部存储设备经由有线或无线网络架构与这样的计算机程序产品一起可用，所述计算机程序产品包括一个或多个数据库管理产品、web服务器产品、应用服务器产品和/或其他附加软件部件。可移动数据存储介质的示例包括紧凑盘只读存储器(CD-ROM)、数字多功能盘只读存储器(DVD-ROM)、磁光盘、闪存驱动器等。不可移动数据存储介质的示例包括内部磁性硬盘、SSD等。一个或多个存储器设备2006可以包括易失性存储器(例如，动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等)和/或非易失性存储器(例如，只读存储器(ROM)、闪存存储器等)。

包含用于实现根据当前描述的技术的系统和方法的机制的计算机程序产品可以驻留在数据存储设备2004和/或存储器设备2006中，其可以被称为机器可读介质。将理解，机器可读介质可以包括能够存储或编码指令以执行本公开的任何一个或多个操作以用于由机器执行的、或者能够存储或编码由这样的指令利用或与这样的指令相关联的数据结构和/或模块的任何有形非暂时性介质。机器可读介质可以包括存储一个或多个可执行指令或数据结构的单个介质或多个介质(例如，集中式或分布式数据库，和/或相关联的高速缓存和服务器)。

在一些实施方式中，计算机系统2000包括一个或多个端口，例如输入/输出(I/O)端口2008和通信端口2010，用于与其他计算、网络或车辆设备通信。将理解，端口2008-710可以被组合或分离，并且计算机系统2000中可以包括更多或更少的端口。

I/O端口2008可以连接到I/O设备或其他设备，通过该I/O设备或其他设备，信息被输入到计算系统2000或计算系统2000其输出。这种I/O设备可以包括但不限于一个或多个输入设备、输出设备和/或环境换能器设备。

在一个实施方式中，输入设备将诸如人类语音、物理移动、物理触摸或压力等的人类生成的信号转变为电信号，作为经由I/O端口2008进入计算系统2000的输入数据。类似地，输出设备可以将经由I/O端口2008从计算系统2000接收的电信号转变为可以被感测为由人输出的信号，例如，声音、光和/或触摸。输入设备可以是字母数字输入设备，包括字母数字键和其他键，以用于经由I/O端口2008将信息和/或命令选择传送到处理器2002。

在一个实施方式中，通信端口2010连接到网络，计算机系统2000可通过该网络接收在执行本文阐述的方法和系统以及发送信息和由此确定的网络配置改变时有用的网络数据。换句话说，通信端口2010将计算机系统2000连接到一个或多个通信接口设备，该一个或多个通信接口设备被配置为通过一个或多个有线或无线通信网络或连接来在计算系统2000与其他设备之间发送和/或接收信息。这样的网络或连接的示例包括但不限于通用串行总线(USB)、以太网、Wi-Fi、

在示例性实施方式中，健康数据、空气过滤数据、以及软件和其他模块和服务可以由存储在数据存储设备2004和/或存储器设备2006上并且由处理器2002执行的指令来体现。计算机系统2000可以与例如图1和图2中所示的系统集成或以其他方式形成其一部分。

图20中阐述的系统仅是可以采用或根据本公开的方面配置的计算机系统的一个可能示例。将理解，可以利用存储用于在计算系统上实施当前公开的技术的计算机可执行指令的其他非暂时性有形计算机可读存储介质。

虽然本公开集中于降压转换器实施例，但是这些方法和电路也适用于升压拓扑和其他拓扑。例如，虽然已经提到同步降压转换器，但是也可以使用非同步降压转换器。主要的要求是功率转换级能够提供和汇集功率。虽然负载通常被描述为等离子体负载，但是也可以实施许多其他负载。例如，本公开可以用于驱动电动车辆中的音频扬声器或电动机。

结合本文所公开的实施例而描述的方法可以直接以硬件、以编码在非暂时性有形处理器可读存储媒体中的处理器可执行代码或以所述两者的组合来体现。例如，参考图24，示出了描绘根据示例性实施例的可以用于实现闪速功率转换器(具有或不具有控制器301)的物理部件的块图。如图所示，在该实施例中，显示器部分2412和非易失性存储器2420耦合到总线2422，总线2422还耦合到随机存取存储器(“RAM”)2424、处理部分(其包括N个处理部件)2426、可选的现场可编程门阵列(FPGA)2427、以及包括N个收发器的收发器部件2428。尽管图24中描绘的部件表示物理部件，但是图24不旨在是详细的硬件图；因此，图24中描绘的许多部件可以通过公共结构实现或者分布在附加的物理部件中。此外，可以预期，可以利用其他现有的和尚待开发的物理部件和架构来实施参考图24描述的功能部件。

该显示器部分2412一般地操作来为用户提供用户接口，并且在若干实施方式中，显示器由触摸屏显示器来实现。一般地，非易失性存储器2420是用于存储(例如，持久地存储)数据和处理器可执行代码(包括与实现本文描述的方法相关联的可执行代码)的非暂时性存储器。例如，在一些实施例中，非易失性存储器2420包括引导加载器代码、操作系统代码、文件系统代码和非暂时性处理器可执行代码，以促进本文进一步描述的参考图23描述的方法的执行。

在许多实施方式中，非易失性存储器2420由闪存存储器(例如，NAND或ONENAND存储器)实现，但是可以预期，也可以利用其他存储器类型。尽管可以执行来自非易失性存储器2420的代码，但是非易失性存储器中的可执行代码通常被加载到RAM 2424中并且由处理部分2426中的N个处理部件中的一个或多个来执行。

与RAM 2424连接的N个处理部件一般地操作以执行存储在非易失性存储器2420中的指令，以使得能够产生从动态设定点波形上变频或下变频的汇总PWM输出。例如，用于实现参考图23所描述的方法的非暂时性处理器可执行代码可以被持久地存储在非易失性存储器2420中并且由与RAM 2424连接的N个处理部件来执行。如本领域普通技术人员将理解的，处理部分2426可以包括视频处理器、数字信号处理器(DSP)、微控制器、图形处理单元(GPU)或其他硬件处理部件、或硬件和软件处理部件的组合(例如，FPGA或包括数字逻辑处理部分的FPGA)。

另外或替代地，处理部分2426可以被配置为实现本文所描述的方法(例如，参考图23所描述的方法)的一个或多个方面。例如，非暂时性处理器可读指令可以存储在非易失性存储器2420或RAM 2424中，并且当在处理部分2426上执行时，使得处理部分2426在对汇总PWM输出的跟踪中在具有很少延迟至没有延迟的情况下控制动态设定点波形的上变频或下变频。替代地，非暂时性FPGA配置指令可以持久地存储在非易失性存储器2420中并且由处理部分2426访问(例如，在启动期间)以配置处理部分2426的硬件可配置部分来实现控制器301或闪速功率转换器400的功能。

输入部件2430操作以接收指示控制器301或闪速功率转换器400的一个或多个方面的信号(例如，参考波形或动态设定点波形)。输出部件一般地操作以提供一个或多个模拟或数字信号，以实现控制器301或闪速功率转换器400的操作方面。例如，输出部分2432可以提供来自设定点发生器器的动态设定点波形、来自参考生成器的参考波形、或至少参考图4和图8描述的汇总PWM输出。

所描绘的收发器部件2428包括M个收发器链，其可以被用于经由无线或有线网络与外部设备通信。M个收发器链中的每一个可以表示与特定通信方案(例如，WiFi、以太网、Profibus等)相关联的收发器。

一些部分是根据对存储在计算系统存储器(例如，计算机存储器)内的数据位或二进制数字信号的操作的算法或符号表示来呈现的。这些算法描述或表示是数据处理领域的普通技术人员用来向本领域的其他技术人员传达其工作实质的技术的示例。算法是导致期望结果的操作或类似处理的自洽序列。在此上下文中，操作或处理涉及物理量的物理操纵。通常，尽管不是必须的，这样的量可以采取能够被存储、传递、组合、比较或以其他方式操纵的电或磁信号的形式。主要出于通用的原因，已经证明将这样的信号称为比特、数据、值、要素、符号、字符、项、数字、数词等有时是方便的。然而，应当理解，所有这些和类似的术语都与适当的物理量相关联，并且仅仅是方便的标记。除非另外具体说明，否则应当理解，在本说明书通篇中，利用诸如“处理”、“计算”、“演算”、“确定”和“识别”等术语的讨论是计算设备的动作或过程，计算设备例如一个或多个计算机或一个或多个类似的电子计算设备，所述动作或过程操纵或转变表示为计算平台的存储器、寄存器或其他信息存储设备、传输设备或显示器设备内的物理电子或磁量的数据。

如本领域技术人员将理解的，本发明的方面可以被体现为系统、方法或计算机程序产品。因此，本发明的方面可以采取完全硬件实施例、完全软件实施例(包括固件、驻留软件、微代码等)或组合软件和硬件方面的实施例的形式，它们在本文中一般地可以被统称为“电路”、“模块”或“系统”。此外，本发明的方面可以采取计算机程序产品的形式。所述计算机程序产品体现在一个或多个计算机可读介质中，所述一个或多个计算机可读介质具有在其上体现的计算机可读程序代码。

如本文所用，“A、B和C中的至少一个”的叙述旨在意味着“A、B、C或A、B和C的任何组合”。提供所公开的实施例的先前描述以使得本领域的技术人员能够制成或使用本公开。本领域的技术人员将容易地明白对这些实施例的各种修改，并且在不脱离本公开的精神或范围的情况下，本文所限定的一般原理可以应用于其他实施例。因此，本公开并不旨在限于本文所示的实施例，而是应当被赋予与本文公开的原理和新颖特征一致的最广范围。