缩小金属面积的方法

摘要

本发明公开了一种缩小金属面积的方法，包括：步骤一、对大金属块进行图形分割，包括：将大金属块的原始图形减去大金属块内所包括的通孔或接触孔的图形，之后再将减去了通孔或接触孔的图形的大金属块的原始图形分割成多块分块图形。步骤二、依次对各分块图形进行验证分类，包括：将大金属块的原始图形减去分块图形并形成中间图形；如果中间图形和大金属块周侧的金属线的图形保持为整体结构，则分块图形验证为第一类，反之为第二类；步骤三、进行图形整合，包括：将所有第二类的分块图形和原始图形中设置通孔或接触孔的区域的图形整合形成大金属块的新图形。本发明能自动实现对大金属块的面积缩小，能节省时间和人力成本，能提高效率。

说明书

技术领域

本发明涉及一种半导体集成电路制造方法，特别设计一种缩小金属面积的方法。

背景技术

在版图设计过程中，有时需要实现在有限的区间内放置更多的图形，比如通孔。如图1A所示，是现有版图中存在大金属块的区域内的放大图，在图1A对应的版图101a所显示的区域中存在金属线102以及通孔103，通孔103用于实现不同的金属层之间的连接。在虚线圈104所示区域中存在大金属块，大金属块的宽度会大于金属线102的宽度。在有些工艺的设计规则中，当大金属块的面积大于一定值时，需要增加通孔的放置，例如，一种工艺中，面积大于0.3微米×0.3微米的大金属块的区间内需要打2个以上的通孔103。

如图1B是对图1A中的大金属块附近增加通孔后的版图放大图；可以看出，在虚线圈104所示区域中增加了一个通孔103。

另外，在实际情况中也可能出现线路过密，而无法打两个通孔的情况，这时就需要将大金属块的面积进行缩小，以符合设计规则的要求。

现有方法中，版图的修正如增加通孔或者减少大金属块的面积都是通过手动完成，这会耗时耗力，这是因为，版图中的图形数量众多，需要进行修正的大金属块的数量会有几千个。

如图2A是现有一张版图缩略图，从图2A的版图101c可以看出，在版图101c上具有密密麻麻的很多图形，缩略图中无法显示具体的图形结构，这里仅用于表示版图101c中的图形数量众多。

如图2B所示，是对图2A中存在大金属块的位置图，版图101d中仅显示了需要进行修正的大金属块的位置图，可以看出，图2B中显示了密密麻麻的很多图形，缩略图中无法显示具体的图形结构，这里仅用于表示版图101d中需要进行修正的大金属块的数量众多。

发明内容

本发明所要解决的技术问题是提供一种缩小金属面积的方法，能自动实现对大金属块的面积缩小，能节省时间和人力成本，能提高效率。

为解决上述技术问题，本发明提供的缩小金属面积的方法包括如下步骤：

步骤一、对需要进行面积缩小的大金属块进行图形分割，所述大金属块的宽度大于版图上的金属线的宽度，所述大金属块的区域内设置有通孔或接触孔。

所述图形分割包括：将所述大金属块的原始图形减去所述大金属块内设置通孔或接触孔的区域，之后再将减去了设置所述通孔或接触孔的区域的所述大金属块的原始图形分割成多块分块图形。

步骤二、依次对各所述分块图形进行验证分类，各所述分块图形的验证步骤包括：

将所述大金属块的原始图形减去所述分块图形并形成所述大金属块的中间图形。

如果所述大金属块的中间图形和所述大金属块周侧的金属线的图形保持为整体结构，则所述分块图形验证为第一类；反之，所述分块图形验证为第二类。

步骤三、进行图形整合，包括：将所有所述第二类的所述分块图形和所述大金属块的原始图形中设置所述通孔或接触孔的区域的图形整合形成所述大金属块的新图形，所有所述第一类的所述分块图形在所述大金属块的新图形中被去除，实现所述大金属块的面积缩小。

进一步的改进是，步骤一中，按照设计规则的规定，所述大金属块的面积内所需要设置的通孔或接触孔的数量大于所述大金属块内设置的通孔或接触孔的数量。

进一步的改进是，步骤三中，按照设计规则的规定，所述图形整合后的所述大金属块的面积内所需要设置的通孔或接触孔的数量小于等于所述大金属块内设置的通孔或接触孔的数量。

进一步的改进是，步骤一之前，还包括：从版图数据中挑出所述大金属块的原始图形。

进一步的改进是，通过SIZING函数自动从所述版图数据中挑出所述大金属块的原始图形。

进一步的改进是，SIZING函数通过C++语言实现。

进一步的改进是，所述SIZING函数将所述版图数据中所包括的所有的所述大金属块的原始图形都挑出。

进一步的改进是，循环进行步骤一至步骤三直至所有的所述大金属块的面积都得到缩小。

进一步的改进是，步骤一中，所述大金属块的原始图形减去区域还包括所述通孔或接触孔和所述大金属块之间由于套刻误差所产生的交叠区。

进一步的改进是，按照设计规则的规定，所述大金属块的面积大于0.3微米×0.3微米的区间内设置的接触孔或者通孔的数量为2个以上。

进一步的改进是，所述接触孔设置在第一层金属层的底部且所述接触孔位于半导体器件的栅极结构、源区或漏区的顶部。

进一步的改进是，所述通孔设置在第一层金属层以上的各层金属层之间。

进一步的改进是，所述通孔的图形为方块形，所述接触孔的图形为方块形。

进一步的改进是，所述通孔的边长小于所述金属线的宽度，所述接触孔的边长小于所述金属线的宽度。

进一步的改进是，在所述金属线上也设置有所述通孔或所述接触孔。

进一步的改进是，步骤二中，所述分块图形验证为第二类时，所述大金属块的中间图形和所述大金属块周侧的金属线的图形之间的连接断开或者连接处的宽度减小。

本发明通过对大金属块进行图形分割得到多个分块图形，之后对分块图形进行验证分类能确定分块图形是否能在大金属块去除，之后在进行图形整合形成面积缩小的大金属块，这些步骤自动实现，所以，本发明能自动实现对大金属块的面积缩小并使大金属块的面积符合设计规则的要求，能节省时间和人力成本，能提高效率。

另外，对于一张版图中，往往具有数量众多的大金属块，本发明能对版图中的所有大金属块都实现自动缩小，故本发明能大大节省时间和人力成本，能大幅度提高效率。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1A是现有版图中存在大金属块的区域内的放大图；

图1B是对图1A中的大金属块附近增加通孔后的版图放大图；

图2A是现有一张版图缩略图；

图2B是对图2A中存在大金属块的位置图；

图3是本发明实施例缩小金属面积的方法的流程图；

图4A是本发明实施例方法的版图中一个大金属块附近的金属线图形；

图4B是从图4A中挑出的大金属块的图形；

图4C是对图4B的大金属块进行图形分割后的图形；

图4D是本发明实施例方法中对一个第二类的分块图形进行验证过程中形成的中间图形；

图4E是本发明实施例方法中对一个第一类的分块图形进行验证过程中形成的中间图形。

具体实施方式

如图3所示，是本发明实施例缩小金属面积的方法的流程图；本发明实施例缩小金属面积的方法包括如下步骤：

在后续步骤一之前，包括：从版图数据中挑出所述大金属块202的原始图形。如图4A所示，是本发明实施例方法的版图中一个大金属块202附近的金属线201图形；由图4A所示可知，在金属线201设置有大金属块202，在大金属块202上则设置了2个接触孔203和1个通孔204。

较佳为，通过SIZING函数自动从所述版图数据中挑出所述大金属块202的原始图形。SIZING函数通过C++语言实现。SIZING函数能采用版图工具中已经具有的函数，或者另外在编程实现；SIZING函数能根据金属的尺寸大小将所要求的所述大金属块202挑选出来。

所述SIZING函数将所述版图数据中所包括的所有的所述大金属块202的原始图形都挑出。

对于图4A中的图形，可以将大金属块202挑选出来；图4B单独显示了从图4A中挑出的大金属块202的图形。

步骤一、对需要进行面积缩小的大金属块202进行图形分割，所述大金属块202的宽度大于版图上的金属线201的宽度，所述大金属块202的区域内设置有通孔204或接触孔203。

所述图形分割包括：将所述大金属块202的原始图形减去所述大金属块202内设置通孔204或接触孔203的区域，之后再将减去了设置所述通孔204或接触孔203的区域的所述大金属块202的原始图形分割成多块分块图形。

本发明实施例中，所述大金属块202的原始图形减去区域还包括所述通孔204或接触孔203和所述大金属块202之间由于套刻误差所产生的交叠区。这样不会因为将所述大金属块202缩小后由于套刻误差而对所述通孔204或接触孔203的形成产生不利影响。

如图4C所示，是对图4B的大金属块202进行图形分割后的图形，可以看出，所述大金属块202被分割成标记2021、2022至2029共9块分块图形。

步骤二、依次对各所述分块图形进行验证分类，各所述分块图形的验证步骤包括：

将所述大金属块202的原始图形减去所述分块图形并形成所述大金属块202的中间图形。

如果所述大金属块202的中间图形和所述大金属块202周侧的金属线201的图形保持为整体结构，则所述分块图形验证为第一类；反之，所述分块图形验证为第二类。本发明实施例中，所述分块图形验证为第二类时，所述大金属块202的中间图形和所述大金属块202周侧的金属线201的图形之间的连接断开或者连接处的宽度减小。

如图4D所示，是本发明实施例方法中对一个第二类的分块图形进行验证过程中形成的中间图形；图4D中，需要验证的所述分块图形为标记2021对应的分块图形，所述大金属块202减区分块图形2021后形成的中间图形用标记202a表示，可以看出，在虚线圈301处，中间图形202a和所述金属线201不在连接，故不为一个整体结构，所以将所述分块图形2021归为第二类。

如图4E所示，是本发明实施例方法中对一个第一类的分块图形进行验证过程中形成的中间图形；图4E中的分块图形为标记2022对应的分块图形，减去分块图形2022后的中间图形用标记202b表示，可以看出中间图形202b和两层的金属线201依然能形成完整的连接，故去除分块图形2022后的图形结构依然为整体结构，故将分块图形2022归类为第一类。

对标记2023、2024至2029对应的各所述分块图形的验证和对分块图形2021和2022的验证类似，最后能将分块图形2021、2022至2029分成两类，其中，分块图形2021、2027和2028会归于第二类，分块图形2022至2026和2029则会归于第一类。

步骤三、进行图形整合，包括：将所有所述第二类的所述分块图形和所述大金属块202的原始图形中设置所述通孔204或接触孔203的区域的图形整合形成所述大金属块202的新图形，所有所述第一类的所述分块图形在所述大金属块202的新图形中被去除，实现所述大金属块202的面积缩小。

本发明实施例中，步骤一中，按照设计规则的规定，所述大金属块202的面积内所需要设置的通孔204或接触孔203的数量大于所述大金属块202内设置的通孔204或接触孔203的数量。经过对所述大金属块202的面积进行缩小后，则有：步骤三中，按照设计规则的规定，所述图形整合后的所述大金属块202的面积内所需要设置的通孔204或接触孔203的数量小于等于所述大金属块202内设置的通孔204或接触孔203的数量。故本发明实施例的所述大金属块202的面积缩小后不需要再增加通孔204或接触孔203。在一种或多种工艺中，按照设计规则的规定，所述大金属块202的面积大于0.3微米×0.3微米的区间内设置的接触孔203或者通孔204的数量为2个以上。

上面步骤一至步骤三为对一个所述大金属块202进行自动缩小。而由于一张版图中具有数量众多的所述大金属块202，故通过循环进行步骤一至步骤三直至所有的所述大金属块202的面积都得到缩小。

所述接触孔203设置在第一层金属层的底部且所述接触孔203位于半导体器件的栅极结构、源区或漏区的顶部。

所述通孔204设置在第一层金属层以上的各层金属层之间。

所述通孔204的图形为方块形，所述接触孔203的图形为方块形。

所述通孔204的边长小于所述金属线201的宽度，所述接触孔203的边长小于所述金属线201的宽度。

在所述金属线201上也设置有所述通孔204或所述接触孔203。

本发明实施例通过对大金属块202进行图形分割得到多个分块图形，之后对分块图形进行验证分类能确定分块图形是否能在大金属块202去除，之后在进行图形整合形成面积缩小的大金属块202，这些步骤自动实现，所以，本发明实施例能自动实现对大金属块202的面积缩小并使大金属块202的面积符合设计规则的要求，能节省时间和人力成本，能提高效率。

另外，对于一张版图中，往往具有数量众多的大金属块202，本发明实施例能对版图中的所有大金属块202都实现自动缩小，故本发明实施例能大大节省时间和人力成本，能大幅度提高效率。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。