一种用于可重构神经网络处理器的路由结构

摘要

本发明公开了一种用于可重构神经网络处理器的路由结构。包含至少一个NoC基本阵列Array，每一个阵列Array主要有多个组片Tile排布组成，每一个NoC基本阵列Array用于神经网络中一层卷积层的计算，组片Tile的数量为卷积层的卷积核Ker长或宽尺寸K的平方，即一个NoC基本阵列Array由K2个组片Tile组成；多个组片Tile以单列、单行或者行列阵列排布。本发明集成了存内计算以及NoC两方面的优势，不仅利用了NVM进行存内计算，突破了“储存墙”问题，不仅提高了计算性能，还保证了整体架构的灵活性。