面向雷达应用可重构处理器中计算阵列的路由结构设计

摘要

可重构架构是结合了软件计算的灵活性与硬件计算的高效性于一体的新型计算架构，是雷达信号处理实现的一种理想方案。可重构阵列作为可重构系统的计算核心，路由结构是其流水线的组织者，其效率与灵活性直接影响着系统的计算性能。路由结构主要是为重构计算单元间提供数据交互通道的互联结构，以及为扩宽重构阵列应用范围和提升流水线效率而设计的旁路数据计算单元与分布式寄存器。其中，互连结构为路由结构的核心部分，旁路数据计算单元与分布式寄存器则是计算阵列和存储空间的路由功能扩展。基于此，本文所述路由结构主要集中于互联结构设计，而旁路计算单元以及分布式寄存器的设计则分别在阵列以及寄存器设计部分进行详细说明。
　　本文从雷达核心算子的特征入手，重点研究了核心算子的数据流特征，并以此为理论基础指导可重构架构研究与算子映射方案研究。首先以核心算子数据流特征为理论基础，推导出面向雷达应用的可重构处理器RASP雏形。接着对与路由结构相关的计算阵列、寄存器组以及互联结构设计展开分析，主要包括以下三部分:①针对核心算子计算类别多样的处理过程，提出了异构阵列多域协同设计，使可重构阵列支持计算类别多样的流水线处理;②针对复杂大量数据输入阵列对流水线性能制约问题，本文提出差异双端口数据输入设计方案，不仅简化了数据传输过程而且可以充分满足流水线数据处理需求;③针对传统互联结构在解决核心算子流水线组织中存在的资源浪费、计算性能差等问题，提出了适用于面向雷达应用的可重构处理阵列的多模式互联结构，这种互联结构不仅可以使阵列满足过程复杂、算法多样的数据处理需求，也能够实现阵列的高效并行计算。最后，依据计算流程将核心算子处理划分为多个阶段，并将各阶段的计算拆解为若干个与阵列规模适配的基本计算结构体，循环映射至阵列后，顺次完成计算。
　　本文通过C模型对RASP架构进行了功能性验证，并采用TSMC45nm工艺在工作频率500MHz的条件下进行了RTL级性能验证。结果表明，本文所述的多模式互联结构可以大幅提升系统的计算性能计算单元利用率（以64K点FFT、1K点128阶FIR以及96阶矩阵求逆为例，相比主流互联结构计算性能提升了2.38倍～3.4倍，计算单元利用率提升了1.13倍～2.38倍），较好的完成了设计目标。相比当前的主流信号处理应用可重构处理架构，本文的RASP架构不仅具备良好的计算性能，而且在计算灵活性以及计算延展性方面都有着显著的优势，充分满足了雷达信号处理带来的高性能与强灵活性要求。

目录

声明

摘要

第一章 绪论

1．1 研究背景

1．1．1 雷达信号处理及关键技术

1．1．2 面向雷达信号处理的可重构系统

1．2 国内外研究现状

1．3 研究内容与设计指标

1．4 论文组织结构

第二章 雷达信号处理核心子算法特征分析

2．1 雷达核心算子计算原理及数据流分析

2．1．1 FFT计算原理及数据流分析

2．1．2 FIR计算原理及数据流分析

2．1．3 矩阵求逆计算原理及数据流分析

2．2 雷达核心算子数据流特征归纳

2．3 本章小结

第三章 基于算法分析的阵列路由结构设计

3．1 面向雷达应用的可重构系统RASP概述

3．2 异构阵列多域协同处理

3．2．1 计算阵列分块设计

3．2．2 异构阵列多域协同设计

3．3 差异双输入端口

3．3．1 阵列FIFO设计

3．3．2 数据缓存结构设计

3．4 多模式阵列互联结构

3．4．1 传统互联结构分析

3．4．2 多模式互联结构设计

3．4．3 路由方案性能测试及分析

3．5 本章小结

第四章 核心算子在RASP上的映射实现

4．1 FFT算法映射

4．1．1 FFT计算过程的映射分解

4．1．2 子过程映射方案设计

4．2 FIR算法映射

4．2．1 单阵列循环映射单点计算

4．3 矩阵求逆映射

4．3．1 LU分解映射方案

4．3．2 三角矩阵求逆映射分析

4．3．3 三角矩阵相乘映射分析

4．4 本章小结

第五章 实验与结果分析

5．1 面向雷达核心子算法的可重构系统仿真验证平台

5．2 实验结果与分析

5．2．1 RASP核心算子计算性能验真及分析

5．2．2 RASP与同类架构性能对比

5．3 本章小结

第六章 总结与展望

6．1 本文总结

6．2 对未来工作的展望

致谢

参考文献

硕士阶段获得的研究成果