具有电荷耗散涂层的静电卡盘

摘要

本发明涉及一种静电卡盘，其通过在升高凸起上提供导电路径来解决晶片粘附的问题，所述升高凸起桥接在一起且连接到接地以便将晶片衬底支撑在所述静电卡盘的表面上面。此外，横向隔开的电极图案以及远离所述升高凸起横向且纵向隔开的电极元件减少或消除晶片夹持期间在经导电涂覆凸起与所述电极元件之间的电耦合，借此形成用于使在解除夹持之后保持在所述晶片上的电荷迅速地行进到接地的低电阻路径。导电桥及电极图案配置还大体上减少或消除在夹持期间堆积于所述导电桥上的任何电荷，以便使堆积于“岛状部”(主磁场区域的绝缘体层的磨损部分)中的电荷不影响从所述晶片衬底穿过所述导电桥到接地的电荷耗散。

说明书

技术领域

本发明涉及用于在晶片处理期间固定且支撑晶片衬底的静电卡盘的领域。

背景技术

静电卡盘(还称为台板)用于固定且支撑用于处理的工件。静电电荷可积累于工件上且还积累于支撑工件的台板表面上。积累于工件上的电荷可转移到台板表面，且积累于台板表面上的电荷可转移到工件。电荷积累可引起工件“粘附”问题。在一个实例中，电荷积累可为如此大的，以至于典型解除夹持力无法释放工件。举例来说，可通过升高提升销以接触工件的背侧来提供典型解除夹持力。在另一实例中，提升销可能够提升工件的一部分，但其余部分保持与工件接触。当工件为圆盘形状的半导体晶片时，晶片可变得“倾斜”，似乎粘附到台板的边缘。当相关联机械手臂试图取回晶片时，其可能无法恰当地啮合晶片且甚至将晶片推离台板，从而导致可能的晶片损坏及处理中断。另一工件“粘附”问题可称为“在台板周围摇晃”。在此实例中，工件可在处理期间夹持到台板或夹持于负载位置中。在例如半导体晶片的一些圆形或圆盘形状的工件的情形中，所述晶片可在台板的外圆周周围进入普遍振荡进动，从而产生晶片掉落的巨大风险。在其它情形中，可发生“晶片游动”，此可由在提升期间晶片边缘部分粘附到台板所导致，从而导致晶片在提升销上的摇摆以及导致晶片处置问题的销上的可能未对准。即使电荷积累未导致工件“粘附”问题，但其可导致形成于工件上的装置的损坏。在其中工件定位于与等离子体相同的室中的等离子体掺杂离子植入机中，过量电荷积累还可导致掺杂不均匀、微负载及电弧放电。因此，在一些实例中，可有意地限制等离子体掺杂离子植入机的吞吐量以避免过量电荷积累。

用以控制电荷积累的一个常规解决方案使用接触工件的背侧的三个弹簧负载接地销以在工件处于夹持位置中时提供到接地的路径。此解决方案的一个缺点是弹簧负载接地销限于三个销。因此，用以耗散过量电荷堆积的此接地布置的效用受到限制。此解决方案的另一缺点是弹簧负载接地销的接触点具有可导致工件的背侧的损坏的尖锐边缘。对工件的背侧的损坏还可产生不期望的微粒(污染物)，对此加以限制在一些处理应用中可为至关重要的。因此，存在改进静电卡盘的性能的持续需求。

发明内容

不同于在现有技术中发现的静电卡盘，本文中所描述的各种实施例主要可适用于AC及DC库伦(Coulombic)型卡盘，但还可包含DC约翰逊-拉贝克(Johnsen-Rahbek)(J-R)型卡盘。在各种实施例中，涂覆(或CDL涂覆)于静电卡盘的最上层上的电荷耗散层为放置于其上的晶片衬底提供接地以用于电荷耗散。相比来说，一些现有技术装置使用导电涂层以便减小晶片衬底与凸起之间的夹持力且减少静电卡盘的表面上的微粒产生，所述微粒产生还在这些设计试图解耦且减小卡盘表面上的凸起与晶片衬底之间的静电力时干扰晶片衬底从卡盘表面的解除夹持。本文中所描述的各种CDL层及相关联的CDL图案还基于在下方及下面形成的电极图案而有利地设计，以便避免CDL层与下方或下面的电极图案重叠，借此避免在电极与CDL层之间形成夹持力，而是在电极与晶片之间形成夹持力，并且向上抵靠CDL层。在一些静电卡盘实施例中，在CDL层与电极层的电极元件之间形成狭窄横向空隙以确保在CDL元件的部分与相应层/图案的电极元件之间不存在纵向重叠。在现有技术卡盘设计中，导电涂层及电极图案的此重叠并非问题，并且在一些情形中仅在凸起周围存在导电材料空隙以减少由晶片与卡盘表面之间的可能摩擦产生的微粒数目，且避免在DC J-R类型静电卡盘中的凸起周围的夹持力。在一些现有技术装置中，连接凸起的顶部的导电线将对本文中所揭示的各种实施例不利，这是因为导电线的部分事实上将位于在下方及/或下面的电极图案的各种部分上方，从而归因于插置在CDL层与电极图案层之间的薄电介电层而导致非期望干扰。

在本文中所描述的实施例中，晶片的接地及作为整体的接地机构是持续的，且在卡盘主体通孔内部穿过CDL涂层并且穿通到在卡盘的基座处或附近延伸到接地的卡盘的至少一个外边缘而发生。因此各种卡盘实施例还具有持续接地，这是因为CDL/电极图案不干扰电极，从而在晶片上形成夹持力。相比来说，在现有技术中，卡盘接地由穿过中心通孔的金属件或条带来提供且晶片的接地仅在关断静电卡盘上的箝位电压之后发生。与现有技术静电卡盘装置进一步相比来说，描述提供各种晶片接触表面配置的各种实施例，包含：其上形成有CDL层的与晶片衬底接触的基于硅的凸起；在与晶片接触的基于硅的凸起下方或下面形成的CDL层；在基于硅的凸起下方或下面形成的CDL层，其具有与晶片衬底接触的顶部导电碳涂层(具有与下方CDL层图案大体上类似的图案)。此外，针对AC库伦型静电卡盘中的经改进性能，提供在基于半导体的凸起下方或下面的嵌入导电涂层以及磁场涂层。

在一个实例性实施例中，提供一种用于在晶片处理期间将晶片衬底支撑在其上的静电卡盘组合件，所述卡盘组合件包含由形成第一绝缘体层的绝缘材料构成的工件接触表面的主磁场区域，所述第一绝缘体层具有形成于其上在所述主磁场区域的周围部分上面延伸的多个凸起，所述多个凸起从所述静电卡盘的外侧边缘横向地向内安置，其中所述凸起中的每一者具有安置于其上的导电涂层，所述导电涂层经配置以形成跨越多组凸起电耦合到接地的一或多个导电桥，所述主磁场区域的所述第一绝缘体层包含绝缘材料的并非导电涂覆的间隙部分，所述间隙部分安置于所述凸起之间，其中所述多个经导电涂覆凸起经配置以将所述晶片衬底支撑在所述主磁场上方以及所述静电卡盘的所述外侧边缘上面。所述静电卡盘还包含安置在所述第一绝缘体层下方或下面的第一电极图案，其中所述第一电极图案具有电极元件，所述电极元件纵向地位于绝缘材料的间隙部分下方且横向地位于凸起中的导电桥之间，其中导体涂覆的凸起的远端部分未在所述电极元件上方横向地延伸，以便形成纵向空隙，借此防止在所述电极图案通电后所述电极图案与所述导电桥之间的电耦合。还包含支撑所述第一电极图案及所述工件接触表面的绝缘主体，所述工件接触表面在其上具有所述导体涂覆的凸起以形成操作静电卡盘组合件。在此实施例中，所述导体涂覆的凸起的顶部与所述电极元件之间的横向间距是可配置的以便在所述电极图案断电后即刻使来自所述晶片衬底的电荷耗散最大化。

在另一实例性实施例中，提供一种用于将晶片衬底静电夹持到静电卡盘同时防止在晶片处理之后所述衬底粘附到所述静电卡盘的方法，所述方法包含以下步骤：提供静电卡盘，所述静电卡盘包含安置于所述静电卡盘的工件接触表面上且在所述工件接触表面上面延伸的多个凸起以及安置于第一绝缘体层下方的至少一个电极图案。所述方法包含以下步骤：将所述晶片衬底安置于所述多个凸起上，所述多个凸起在其上具有导电涂层，导体涂覆的凸起从所述静电卡盘的外侧边缘横向地向内安置，所述导体涂覆的凸起形成电耦合到接地的导电桥且与所述晶片衬底接触。所述方法还包含以下步骤：将电极图案通电以将所述晶片衬底物理夹持到由所述经涂覆凸起形成的导电桥，一个电极图案的电极元件远离所述导体涂覆的凸起横向地安置以便形成防止所述电极元件与所述导体涂覆的凸起之间的电耦合的纵向空隙。在相关实施例中，所述方法进一步包含以下步骤：形成在所述导体涂覆的凸起之间并且纵向地安置于电极元件上方的绝缘材料的间隙，以便提供用于当解除夹持所述衬底时在将所述电极图案断电之后使电荷行进到接地的低电阻路径。在另一相关实施例中，所述方法包含以下步骤：在所述导体涂覆的凸起的顶部与所述电极元件之间配置横向间距，以便在所述电极图案断电后即刻使来自所述晶片衬底的电荷耗散最大化。

在仍另一实例性实施例中，提供一种经配置以在其上支撑晶片衬底的静电卡盘组合件，所述卡盘组合件包括：工件接触表面，其包含由形成第一绝缘体层的绝缘材料构成的主磁场区域，所述第一绝缘体层具有形成于其上的在所述主磁场区域的周围部分上面延伸的至少一个凸起，所述至少一个凸起从所述静电卡盘的外侧边缘横向地向内安置，且导电涂层安置于其上，所述导电涂层通过所述静电卡盘中的纵向通孔电耦合到接地，所述主磁场区域的第一绝缘体层包含绝缘材料的并未涂覆有导电材料的间隙部分，所述间隙部分安置于所述至少一个凸起的任一侧上，其中导体涂覆的凸起经配置以将所述晶片衬底支撑在所述主磁场上方及所述静电卡盘的所述外侧边缘上面。所述组合件还包含安置在所述第一绝缘体层下方或下面的第一电极图案，所述第一电极图案具有纵向地位于绝缘材料的间隙部分下方且远离所述导体涂覆的凸起横向地定位的电极元件，其中凸起导电涂层的远端部分未在所述电极元件上方横向地延伸，以便形成纵向空隙，借此防止在所述电极图案通电后所述电极图案与所述导体涂覆的凸起之间的电耦合。在相关实施例中，所述导电涂层是金属材料或导电电荷耗散材料中的一者。所述静电卡盘还提供覆盖所述静电卡盘的工件接触表面的外侧边缘的至少一部分的导电路径，所述导电路径包括电耦合到去往接地的电路径的导电涂层。

尽管揭示多个实施例，但所属领域的技术人员根据以下详细描述将明了本发明的其它实施例，以下详细描述展示且描述本发明的说明性实施例。因此，图式及详细描述均被视为在本质上为说明性而非限制性的。

附图说明

根据以下对本发明的实例性实施例的更特定描述将明了前述内容，如在其中遍及不同视图相同元件符号是指相同部分的随附图式中所图解说明。各图式未必按比例绘制，相反，重点放在本发明的图解说明实施例上。另外，应理解，在组件展示为彼此邻近的情形中，所述组件可彼此进行电接触，尽管出于清晰的目的，在图式中所述组件展示为在其之间具有某种少量空间，如借助参考各图式根据在本文中的描述中的上下文将明了。

图1是根据本发明的实施例的静电卡盘的俯视图。

图2是图1的静电卡盘的分解视图，其根据本发明的实施例图解说明各种层以及形成于静电卡盘的工件接触表面上及工件接触表面中的导电路径与电极图案的交错配置。

图3是根据本发明的实施例的图1的静电卡盘的放大侧视图，包含：至少一个凸起，其涂覆有导电涂层；及导电路径，其位于静电卡盘的边缘上且耦合到导电接地层。

图4是根据本发明的实施例的静电卡盘的另一实施例的放大侧视图，包含安置于绝缘层上面且安置于不与下面的一组电极重叠的导电元件上方的至少一个凸起。

尽管易于对本发明做出各种修改及替代形式，但已在各图式中以实例方式展示特定实施例且在下文对特定实施例进行详细描述。然而，本发明不将本发明限于所描述的特定实施例。相反，本发明打算涵盖归属于如所附权利要求书所界定的本发明的范围内的所有修改、等效内容及替代方案。

具体实施方式

以下描述提供静电卡盘的新颖晶片衬底解除夹持结构以及用于使用此配置来减少在静电卡盘已断电之后导致晶片衬底“粘附”的电荷积累的方法的各种实例性实施例。局部表面电荷甚至可在不存在外部电压的情况下导致非预期晶片夹持。因此，还存在对控制静电卡盘中的电荷积累的经改进台板或卡盘配置的需求。

现在参考各图，图1及2中分别是静电卡盘100的俯视图及分解图，所述静电卡盘经设计以经由新颖配置及晶片夹持方法来一旦将电极图案断电便减小晶片衬底的“粘附”(增加从静电卡盘移除晶片衬底的难度)以便在晶片衬底处理之后将晶片衬底从静电卡盘“松开”或解除夹持。虽然可明显地存在还通过提供导电路径以将电荷通道输送到接地来减小粘附问题的类似结构，但本文中所揭示的实施例在升高凸起上提供导电路径，所述升高凸起桥接在一起且连接到接地以便将晶片衬底支撑在静电卡盘的表面上面。此外，横向隔开的电极图案以及远离升高凸起的电极元件减少或消除晶片夹持期间在经导电涂覆凸起与电极元件之间的电耦合，借此形成用于使在解除夹持之后保持在晶片上的电荷迅速地行进到接地的低电阻路径。此新颖导电桥及电极图案配置大体上还减少或消除在夹持期间堆积于导电桥上的任何电荷，以便堆积于“岛状部”(主磁场区域的绝缘体层的磨损部分)中的电荷不影响或减慢从晶片衬底穿过导电桥到接地的电荷耗散。

再次参考图1及2且现在参考图3，静电卡盘100包含由绝缘材料104构成的主磁场区域102，所述主磁场区域具有形成于主磁场区域102的表面103上的多个凸起110。在一个实例性实施例中，凸起110由与主磁场区域102相同的绝缘材料形成，且在另一实施例中，凸起由另一绝缘材料形成，或取决于应用而用由任何其它适合材料来形成凸起。卡盘100进一步包含由例如金属涂层或由具有电荷耗散性质的材料制成的涂层的导电涂层形成的导电桥120，导电涂层形成于一或多个凸起110上方。在此实例性实施例中，导电桥120通过穿过卡盘100的主体形成的一或多个中心通孔150物理及电耦合到导体路径108C，此类中心孔150加衬有耦合到接地109或耦合到下方接地层108B的导体路径108C。

在此实例性实施例中，卡盘100进一步包含：第一电极图案130，其形成于主磁场区域102中且在主磁场区域102的绝缘层104的顶部表面103下方；以及第二电极图案132，其也形成于主磁场区域102中且在主磁场区域102的顶部表面103下方。第一电极图案130及第二电极图案132用于在其等被个别地通电时将晶片衬底夹持到静电卡盘100的表面。在此实例性实施例中，卡盘100还包含第三电极图案134及第四电极图案136，其等邻近于第一电极图案及第二电极图案且形成于绝缘层104中在主磁场区域102的顶部表面103下方。在卡盘100的此实例性实施例中，还包含第五电极图案138及第六电极图案140，其等邻近于第三电极图案及第四电极图案且形成于绝缘层104中在主磁场区域102的顶部表面103下方。在卡盘100中，具有凸起110的导电桥120连同各种电极图案形成为放射状图案，但本发明未必限于此电极及导电桥图案或配置。此外，本文中所揭示的各种实施例不限于特定数目的电极图案及电极元件，这是因为此由晶片处理要求驱动。

参考图1到3，图解说明静电卡盘100的放大视图，其图解说明导电桥或导电路径120与形成于绝缘层104中及静电卡盘100的工件接触表面101中的电极图案130及132的交错配置。虽然凸起110的顶部展示为点，但凸起顶部或盖部涂覆有金属或电荷耗散涂层作为导电桥120的一部分。绝缘材料152之间隙(形成空隙)形成于导体涂覆的凸起110之间且间隙纵向地安置于电极元件(例如元件130A及130B)上方。绝缘材料间隙152提供区域或空隙，当将电极元件通电且由下方电极元件形成耦合力时在所述区域或空隙上面将晶片衬底夹持到卡盘100。

再次参考图3，图解说明静电卡盘100的一部分的放大侧视图。在此实例性实施例中，卡盘100由电介质(例如陶瓷材料)104、接合层(例如，聚合物或其它类型的粘合剂)105及第二绝缘体层(陶瓷衬底)106的连续层形成。凸起110形成于主磁场区域102上在具有顶部表面103的第一绝缘体层104上方。凸起110涂覆有导电涂层120且卡盘100包含位于静电卡盘100的边缘107上的导电路径108A，所述导电路径耦合到导电接地层108B且又耦合到接地109。导电接地层108B安置在静电卡盘的第二绝缘体层106下方或下面，所述导电接地层电接触凸起110的至少一个导电桥。在此实例性实施例中，在经导电涂覆凸起110的顶部与电极元件130B之间存在横向间距160A，间距关系是可配置的，以便在电极图案断电后即刻使来自晶片衬底的电荷耗散最大化。在相关实例中，横向间距160B表示电极130A的远端部分与凸起110上的导电涂层120的远端部分之间的间距或空隙(参见以上之间隙152)。在一个实例性实施例中，导电接地层108B电接触静电卡盘的接地销或部件(未展示)。

再次参考图1到3，静电卡盘或卡盘组合件100经设计以在其上支撑晶片衬底且特定来说具有将晶片衬底支撑在主磁场区域上方及卡盘100的边缘上面的多个凸起。多个凸起110从静电卡盘的外侧边缘107横向地向内安置，其中凸起110中的每一者具有安置于其上的导电涂层121，导电涂层经配置以形成跨越多组凸起110电耦合到接地109的一或多个导电桥120，主磁场区域102的第一绝缘体层104包含绝缘材料的并非导电涂覆之间隙部分152，所述间隙部分安置于凸起110之间。安置在第一绝缘体层104下方或下面的第一电极图案130具有纵向地位于绝缘材料的间隙部分152下方且横向地位于凸起110的导电桥120之间的电极元件130A及130B，其中凸起导电涂层的远端部分不在电极元件130A及130B上方横向地延伸，借此防止在电极图案通电后电极图案与导电桥之间的电耦合。在一个实例性实施例中，导电桥120中的至少一者通过静电卡盘100中的纵向孔150电耦合到导电接地层108B或接地109中的一者。

在此实施例中，静电卡盘100任选地包含覆盖静电卡盘100的工件接触表面101的外侧边缘107的至少一部分的导电路径108，其中导电路径108A包含电耦合到导电接地层108B的导电涂层。在相关实施例中，静电卡盘100包含在工件接触表面101上的气封环(未展示)，其中导电路径覆盖108A静电卡盘100的气封环的至少一部分。在各种实例性实施例中，导电路径包含基于碳的材料、经掺杂基于碳的材料或掺氮氢化碳材料中的一者。在各种实施例中，主磁场区域102包括基于硅的材料及基于聚合物的材料中的一者。

以上所提及的静电卡盘配置还提供将晶片衬底夹持到静电卡盘的独特方法，所述独特方法可解决磨损静电卡盘的问题或可使用户不必由于磨损卡盘暂停操作而延长制造运行，磨损卡盘具有形成于凸起与导电桥120或凸起110之间的电荷“岛状部”。因此，提供一种用于将晶片衬底静电夹持到静电卡盘100同时防止在晶片处理之后衬底粘附到静电卡盘的方法，静电卡盘100包含安置于主磁场区域102的顶部表面103上且在静电卡盘的工件接触表面101上面延伸的多个凸起110，并且具有电极元件130A及130B的至少一个电极图案130安置在第一绝缘体层104下方或下面。所述方法包含以下步骤：将晶片衬底安置于多个凸起110上，所述多个凸起在其上具有导电涂层121，导体涂覆的凸起110从静电卡盘100的外侧边缘107横向地向内安置，导体涂覆的凸起110形成电耦合到接地109的导电桥120且与晶片衬底接触。所述方法还包含以下步骤：将电极图案130通电以将晶片衬底物理夹持到由经涂覆凸起110形成的导电桥120，电极图案的电极元件130A及130B远离导体涂覆的凸起110横向地安置以防止电极元件与导体涂覆的凸起之间的电耦合。在相关实施例中，所述方法进一步包含在导体涂覆的凸起110之间形成绝缘材料间隙152的步骤，且其中绝缘间隙152纵向地安置于电极元件130A及130B中的每一者上方。绝缘材料间隙152提供区域，当将电极元件通电且耦合力经形成且被施加到晶片时在所述区域上面将晶片衬底夹持到卡盘100。有利地，导体涂覆的凸起110提供用于在将电极图案断电之后当解除夹持衬底时使电荷经由路径导电桥120行进到接地的低电阻路径，这是因为当通电时凸起不与电极元件夹持或耦合在一起。在另一相关实施例中，所述方法包含以下步骤：在导体涂覆的凸起110的顶部与电极元件130A(或130B)之间配置横向间距160A以便在电极图案断电后即刻使来自晶片衬底的电荷耗散最大化。在相关实施例中，横向间距是160B，其为从导电涂层的远端到安置在下方的电极130B的边缘的空间。

举例来说，导电路径或导电桥120可由具有约0.1微米到3微米的厚度的基于碳的材料制成，所述基于碳的材料可经掺杂以达成适当表面电阻率。举例来说，导电涂层可具有小于约每平方10

现在参考图4，图解说明静电卡盘200的另一实施例的放大侧视图，其包含安置于绝缘层209上面及导电元件208C上方的至少一个凸起210，所述导电元件不纵向地重叠于安置在绝缘层204下方或下面的一组电极230A及230B上方。在此实例性实施例中，卡盘200由电介质(例如陶瓷材料)204、接合层(例如，聚合物或其它类型的粘合剂，例如介电粘合剂)205及第二绝缘体层(陶瓷衬底)206的连续层形成于类似于衬底106的基底衬底上方。凸起210形成于主磁场区域202上在绝缘体层209上方，所述绝缘体层覆盖卡盘200的最上部表面203的大部分且形成于导电元件208C上方，其中导电元件208C形成于第一绝缘体层204上方。注意，导电元件208C与导电路径208A的上部部分共面且保持在导体与电极之间留下纵向间隙的关系，类似于卡盘100。此配置提供晶片衬底在一或多个凸起210上的支撑，同时允许电极230A及230B在处理期间夹持衬底且然后允许导电元件208C在卡盘200被关断时在提升或移除晶片衬底之前从晶片耗散电荷。任选地，凸起210涂覆有导电涂层以增强电荷耗散。位于静电卡盘200的边缘207上的导电路径208A以及连同中心通孔导体208D还耦合到导电接地层208B，其中接地层208B耦合到接地209。导电接地层208B安置在静电卡盘的第二绝缘体层206下方或下面，导电接地层电接触至少一个导电元件208C(或凸起210的导电桥，如果在相关实施例中如此期望)。在此实例性实施例中，在凸起210的顶部与导电元件208C及电极元件230A之间存在横向间距260A，间距关系是可配置的，以便在电极图案断电后即刻使来自晶片衬底的电荷耗散最大化。类似地，在凸起210与导电元件208C之间提供横向间距260B。横向间距260A及260B表示电极230A的远端部分及导电元件208C的远端部分与凸起210之间的间距或空隙(例如绝缘间隙152)。在一个实例性实施例中，导电接地层208B电接触静电卡盘200的接地销或部件(未展示)。在此实施例中，卡盘200任选地包含形成于耦合到接地209的中心通孔250中的接地导体208D。

至于图1及3中所图解说明的卡盘100，卡盘组合件200经设计以在其上支撑晶片衬底且特定来说，具有将晶片衬底支撑在主磁场区域202上方以及卡盘200的边缘207上面的多个凸起210。在此实例性实施例中，多个凸起210从静电卡盘的外侧边缘207横向地向内安置，其中凸起210中的每一者具有导电元件208C(或任选地在其上的导电涂层)，且导电元件208C中的每一者可能形成用于电荷耗散的路径，所述路径将电耦合到接地209。第一电极图案230安置在第一绝缘体层204下方或下面且具有纵向地位于绝缘材料的间隙部分下方的电极元件230A及230B。卡盘200及电极图案230包含邻近的横向间距或间隙260A及260B，间隙横向地位于导电元件208C与电极之间。导电元件208C的远端部分经配置以不在电极元件230A及230B上方横向地延伸，借此防止在电极图案230通电后电极图案与定位在其上面的导电元件208C之间的电耦合。在一个实例性实施例中，导电元件208C中的至少一者通过纵向中心孔250经由静电卡盘200中的导体208D电耦合到导电接地层208B或接地209中的一者。聚合物表面静电卡盘还具备将电荷从卡盘表面及工件移动到接地同时维持聚合物/工件接触从而避免金属污染问题且准许翻新静电卡盘表面的能力。一个实例包含：卡盘表面的主磁场区域中具有从约每平方10

通过提供到接地的高导电率路径，根据本发明的实施例准许在给定通过静电卡盘进行的衬底处理的步调的情况下以充分短时间空间使电荷从晶片衬底及静电卡盘泄放出，以防止或减轻晶片粘附或其它晶片处置问题。在此方面中，应注意，根据本发明的实施例的到接地的导电路径的表面电阻率应为充足的以在由其中正使用静电卡盘的工艺准许的时间中将电荷递送到接地。举例来说，每工件10秒的处理时间对每工件1秒的处理时间将需要表面电阻率的数量级差异以便在所需时间量中将电荷递送到接地。对于植入工艺，在零点几秒内的循环时间支持本文中陈述的表面电阻率，但必要时可使用其它表面电阻率。

如本文中所使用，术语“工件接触表面”意指接触在使用静电卡盘期间由所述静电卡盘夹持的工件的表面。根据本发明的实施例可与AC及DC库伦卡盘及约翰逊-拉贝克卡盘搭配使用。此外，在本文中描述导电涂层的情况下，将了解，可使用各种不同的可能导电材料，举例来说，可使用经掺杂基于硅的材料、例如铝的金属或另一材料来代替基于碳的材料。可使用抛光来减小导电路径的有效表面电阻率。在一个实施例中，可由用于静电卡盘的主磁场区域的碳化硅结合用于导电路径的高掺杂碳化硅来形成复式结构。举例来说，可使用反应性离子蚀刻工艺来翻新根据本发明的实施例的静电卡盘。此外，可在不同系统中使用根据本发明的实施例，包含但不限于束线离子植入机、等离子体掺杂离子植入机、等离子体浸没离子注入系统、泛溢离子植入机、聚焦式等离子体系统、调制等离子体鞘的系统、蚀刻系统、基于光学的处理系统及化学气相沉积系统。本文中所描述的各种静电卡盘组合件经配置以在作为晶片处理系统的一部分的静电卡盘系统环境中以施加的电压源(AC或DC)操作。

以下美国专利及专利公开案以其全文引用的方式并入本文中：美国专利第7,623,334号；第7,724,493号；第8,861,170号及第9,692,325号。

上文已描述本发明的各种实施例以实现图解说明其细节的目的且能够使所属领域的技术人员制作及使用本发明。不打算限制所揭示实施例的细节及特征，如所属领域的技术人员将容易明了诸多变化及修改。因此，本发明的范围打算被广泛地解释且包含归属于所附权利要求书的范围及精神内的所有变化及修改以及其等法定等效物。