基于MCU存储器可重用性验证系统及方法

摘要

本发明提供了一种基于MCU存储器可重用性验证系统及方法，包括：MCU、固件、时钟发生器、复位发生器、激励发生器、功能完备和检测器模块和存储体。本发明所述的基于MCU存储器可重用性验证系统及方法，验证固件固定化，保证时效性，能进行基本完备性保证，通过端口和间接寻址配合实现系统级存储体验证的随机化，整体验证系统占用资源极低，避免了系统级验证错综复杂的环境条件导致定位困难，随机化端口时序，简单明了且极具扩展性，整体验证架构可重用性高，进行其他功能模块验证时，只需修改激励发生器和固件，并对功能完备性和正确性由机制确保。

说明书

技术领域

本发明涉及计算机技术领域，特别涉及一种基于MCU存储器可重用性验证系统及方法。

背景技术

MCU(Micro Controller Unit)，又称单片微型计算机(Single ChipMicrocomputer)，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时器和多种I/O接口集成在一片芯片上，形成芯片级的计算机。MCU中大多集成RAM、SFR等存储体，用来协助CPU完成数据处理和数据存储。

目前对于存储体验证基本都在模块级验证完成，系统级验证都只是完成通路测试，并不会进行具体且完备的功能性验证。原因主要有三：其一，系统级验证环境错综复杂，涉及整个系统中众多信号的处理；其二，系统级验证涉及固件，不同功能验证，需要不同固件，工作量大而且繁杂，时效性差；其三，系统级验证由于固件的局限性，随机性验证无法完成。针对上述问题提出一种基于MCU的存储器可重用性系统级验证方法。

发明内容

本发明提供了一种基于MCU存储器可重用性验证系统及方法，其目的是为了解决传统的验证系统进行不同功能验证时，需要不同固件，工作量大且繁杂，时效性差，无法完成随机性验证的问题。

为了达到上述目的，本发明的实施例提供了一种基于MCU存储器可重用性验证系统，包括：

MCU，所述MCU包括固件；

时钟发生器，所述时钟发生器与所述MCU的第一端电连接，所述时钟发生器用于产生不同频率和相位时钟；

复位发生器，所述复位发生器与所述MCU的第二端电连接，所述复位发生器用于产生不定时不定宽复位信号；

激励发生器，所述激励发生器的第一端与所述MCU的第三端电连接，所述激励发生器用于产生激励信号；

功能完备和检测器模块，所述功能完备和检测器模块的第一端与所述激励发生器的第二端电连接，所述功能完备和检测器模块用于验证数据对比和完备性验证保证；

存储体，所述存储体的第一端与所述功能完备和检测器模块的第二端电连接，所述存储体的第二端与所述MCU的第四端电连接。

本发明的实施例还提供了一种基于MCU存储器可重用性验证方法，包括：

步骤1，复位发生器向MCU发送产生的随机相位的复位信号，MCU接收复位信号后向时钟发生器发送时钟使能信号；

步骤2，时钟发生器接收时钟使能信号后产生MCU所需频率和随机相位的时钟信号，并将时钟信号传输到MCU；

步骤3，激励发生器将MCU中的固件载入ROM中，产生随机测试激励并通过三个通用IO口传输到MCU，MCU配合ROM中的固件对接收到的随机测试激励进行处理，通过间接寻址方式对存储体进行配置，对存储体执行激励所需的操作和读写操作，得到数据信号传输的数据，将数据信号传输的数据通过激励发生器传输到功能完备和检测器模块；

步骤4，功能完备和检测器模块对存储体端口进行数据采集，得到存储体端口数据，功能完备和检测器模块将数据信号传输的数据和采集的存储体端口数据进行对比，得到对比结果，当对比结果正确时，收集对应的功能覆盖率，直到功能覆盖率收集完成，验证系统停止工作，当对比结果错误时，验证系统停止工作，输出对应的错误信息。

其中，所述步骤1具体包括：

步骤11，当复位发生器到达随机产生的复位时间点时，产生复位信号并传输给MCU，MCU接收复位信号后进行复位操作，MCU向时钟发生器发送时钟使能信号；

步骤12，当复位信号持续时间达到复位释放时间时，将复位信号释放，MCU开始正常工作。

其中，所述步骤2具体包括：

步骤21，时钟发生器产生原始时钟信号，当时钟发生器接收到时钟使能信号且时钟使能信号有效时，对原始时钟信号进行相位位移，并将位移后时钟信号传输到MCU，当时钟发生器接收到时钟使能信号且时钟使能信号无效时，停止与MCU之间的时钟信号传输。

其中，所述步骤3具体包括：

步骤31，激励发生器将固件载入程序存储空间ROM中；

步骤32，判断复位发生器的复位信号是否释放，当复位信号未释放时，等待复位信号的持续时间达到复位释放时间；

步骤33，当复位信号释放时，激励发生器产生随机测试激励；

步骤34，激励发生器将测试激励通过特定传输时序传输到MCU；

步骤35，判断功能覆盖率是否达标，当功能覆盖率未达标时重复步骤33和步骤34，直到功能覆盖率达标，验证系统停止工作；当功能覆盖率达标时，验证系统停止工作。

其中，所述步骤3还包括：

一次随机测试激励处理包括间接寻址高八位生成、间接寻址低八位生成、控制位生成、读存储体操作和写存储体操作；

所述间接寻址高八位生成为MCU的置位端口输出片选信号，当激励发生器采样到MCU输出的片选信号为高时，激励发生器从低位开始向MCU的时钟端口输入时钟信号上升沿，向MCU的采样端口输入数据信号；重复7次向MCU的时钟端口输入时钟信号上升沿，采样端口输入数据信号，完成8比特数据采集后；将MCU的置位端口清零输出片选信号；当激励发生器采样到片选信号为低时，停止向MCU传输时钟信号和数据信号，MCU将采集到的8比特数据写入间接寻址指针高8位。

其中，所述步骤3还包括：

所述间接寻址低八位生成为MCU的置位端口输出片选信号；当激励发生器采样到片选信号为高时，激励发生器从低位开始向MCU的时钟端口输入时钟信号上升沿，向MCU的采样端口输入数据信号；重复7次向MCU的时钟端口输入时钟信号上升沿，采样端口输入数据信号，完成8比特数据采集后；将MCU的置位端口清零输出片选信号；当激励发生器采样到片选信号为低时，停止向MCU传输时钟信号和数据信号，MCU将采集到的8比特数据写入间接寻址指针低8位。

其中，所述步骤3还包括：

所述控制位生成为MCU的置位端口输出片选信号；当激励发生器采样到片选信号为高时，激励发生器从低位开始向MCU的时钟端口输入时钟信号上升沿，向MCU的采样端口输入数据信号，重复输入7次向MCU的时钟端口输入时钟信号上升沿，采样端口输入数据信号；完成8比特数据采集后；将MCU的置位端口清零输出片选信号，当激励发生器采样到片选信号为低时，停止向MCU传输时钟信号和数据信号，MCU对采集的8比特数据的第0比特数据进行判断，当第0比特数据为0时执行读存储体操作，当第0比特数据为1时执行写存储体操作。

其中，所述步骤3还包括：

根据控制位生成执行读存储体操作或写存储体操作；

所述读存储体操作为MCU的置位端口输出片选信号；当激励发生器采样到片选信号为高时，激励发生器从低位开始向MCU的时钟端口输入时钟信号上升沿，MCU的输出端口向激励发生器输出数据信号；重复7次激励发生器从低位开始向MCU的时钟端口输入时钟信号上升沿，MCU的输出端口向激励发生器输出数据信号，完成8比特数据发送后；将MCU的置位端口清零输出片选信号，当激励发生器采样到片选信号为低时，停止向MCU传输时钟信号，MCU停止向激励发生器传输数据信号，完成读存储体操作；

所述写存储体操作为MCU的置位端口输出片选信号；当激励发生器采样到片选信号为高时，激励发生器从低位开始向MCU的时钟端口输入时钟信号上升沿，向MCU的采样端口输入数据信号；重复7次向MCU的时钟端口输入时钟信号上升沿，采样端口输入数据信号，完成8比特数据采集后；将MCU的置位端口清零输出片选信号，当激励发生器采样到片选信号为低时，停止向MCU传输时钟信号和数据信号，MCU将采集完成的数据写入间接寻址数据寄存器，完成写存储体操作。

其中，所述步骤4具体包括：

每完成一次测试激励传输，功能完备和检测器模块将数据信号传输的数据和存储体端口数据进行对比，得到对比结果，当对比结果正确时，进行功能覆盖率收集并判断功能覆盖率是否达标，当功能覆盖率达标时，验证系统停止工作，当功能覆盖率不达标时进行下一次测试激励传输数据对比；当对比结果错误时，验证系统停止工作，并打印数据信号传输的数据和存储体端口数据。

本发明的上述方案有如下的有益效果：

本发明的上述实施例所述的基于MCU存储器可重用性验证系统及方法，能极大程度减少验证固件的变化，保证时效性，能进行基本完备性保证，能完成对存储体随机性测试，重用性高，适用于系统性功能验证，进行其他功能模块验证时，只需修改激励发生器和固件，占用资源少，避免了系统级验证错综复杂的环境条件导致定位困难。

附图说明

图1为本发明的整体结构框图；

图2为本发明的流程图；

图3为本发明的激励发生器运行流程示意图；

图4为本发明的存储体测试固件运行流程示意图；

图5为本发明的功能完备和检测器模块运行流程示意图；

图6(a)为本发明的间接寻址高八位生成阶段的时序示意图；

图6(b)为本发明的间接寻址低八位生成阶段的时序示意图；

图6(c)为本发明的控制信号生成阶段的时序示意图；

图6(d)为本发明的读存储体操作时的时序示意图；

图6(e)为本发明的写存储体操作时的时序示意图。

【附图标记说明】

1-MCU；2-固件；3-时钟发生器；4-复位发生器；5-激励发生器；6-功能完备和检测器模块；7-存储体。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明针对现有的验证系统进行不同功能验证时，需要不同固件，工作量大且繁杂，时效性差，无法完成随机性验证的问题，提供了一种基于MCU存储器可重用性验证系统及方法。

如图1所示，本发明的实施例提供了一种基于MCU存储器可重用性验证系统，包括：MCU1，所述MCU1包括固件2；时钟发生器3，所述时钟发生器3与所述MCU1的第一端电连接，所述时钟发生器3用于产生不同频率和相位时钟；复位发生器4，所述复位发生器4与所述MCU1的第二端电连接，所述复位发生器4用于产生不定时不定宽复位信号；激励发生器5，所述激励发生器5的第一端与所述MCU1的第三端电连接，所述激励发生器5用于产生激励信号；功能完备和检测器模块6，所述功能完备和检测器模块6的第一端与所述激励发生器5的第二端电连接，所述功能完备和检测器模块6用于验证数据对比和完备性验证保证；存储体7，所述存储体7的第一端与所述功能完备和检测器模块6的第二端电连接，所述存储体7的第二端与所述MCU1的第四端电连接。

本发明的上述实施例所述的基于MCU存储器可重用性验证系统及方法，验证系统由所述MCU1、所述时钟发生器3、所述复位发生器4、所述激励发生器5、所述固件2、所述存储体7和所述功能完备和检测器模块6组成。所述时钟发生器3用于产生不同频率和相位时钟，用于向所述MCU1提供时钟信号；所述复位发生器4用于产生不定时不定宽复位信号，用于向所述MCU1提供复位信号；所述验证激励发生器5用于将所述固件2载入程序存储空间ROM中和产生系统级对所述存储体7的操作测试激励，针对于所述存储体7，通过由三组信号端口实现，一组信号为片选端口，由所述MCU1控制，片选信号为高电平时可以发送激励，片选信号为低电平时不能发送激励；一组信号为时钟信号，由所述激励发生器5控制，生成固定采样时钟，所述MCU1根据采样时钟进行数据处理；一组信号为数据信号，由所述激励发生器5和所述MCU1分时控制，测试激励由4部分组成，以8比特为一个阶段，前两个阶段为存储地址，由所述激励发生器5产生，第三个阶段为控制信号，由所述激励发生器5产生，产生对所述存储体7的读写控制信号，第四个阶段为数据，写所述存储体7操作时由所述激励发生器5控制，读所述存储体7操作时由所述MCU1控制，所述固件2为CPU处理数据的基石，所述基于MCU存储器可重用性验证系统及方法针对所述存储体7使用间接寻址处理，解决了系统级测试所述固件2多而繁杂的问题，针对所述存储体7验证，所述固件2固定为对端口的数据收集和处理，由间接寻址对所述存储体7进行读写验证，所述固件2采用固定间接寻址方式，对于任何所述存储体7的读写操作都由间接寻址方式实现，所述功能完备和检测器模块6用于验证数据对比及完备性验证保证，采用数据收集方式进行完备性数据统计。

如图2至图6所示，本发明的实施例还提供了一种基于MCU存储器可重用性验证方法，包括：步骤1，复位发生器4向MCU1发送产生的随机相位的复位信号，MCU1接收复位信号后向时钟发生器3发送时钟使能信号；步骤2，时钟发生器3接收时钟使能信号后产生MCU1所需频率和随机相位的时钟信号，并将时钟信号传输到MCU1；步骤3，激励发生器5将MCU1中的固件2载入ROM中，产生随机测试激励并通过三个通用IO口传输到MCU1，MCU1配合ROM中的固件2对接收到的随机测试激励进行处理，通过间接寻址方式对存储体7进行配置，对存储体7执行激励所需的操作和读写操作，得到数据信号传输的数据，将数据信号传输的数据通过激励发生器5传输到功能完备和检测器模块6；步骤4，功能完备和检测器模块6对存储体7端口进行数据采集，得到存储体7端口数据，功能完备和检测器模块6将数据信号传输的数据和采集的存储体7端口数据进行对比，得到对比结果，当对比结果正确时，收集对应的功能覆盖率，直到功能覆盖率收集完成，验证系统停止工作，当对比结果错误时，验证系统停止工作，输出对应的错误信息。

本发明的上述实施例所述的基于MCU存储器可重用性验证系统及方法，可重用性体现在针对储存器之外的其他功能验证，验证者只需要修改所述步骤3，即产生对应功能所需要的随机激励。

其中，所述步骤1具体包括：步骤11，当复位发生器4到达随机产生的复位时间点时，产生复位信号并传输给MCU1，MCU1接收复位信号后进行复位操作，MCU1向时钟发生器3发送时钟使能信号；步骤12，当复位信号持续时间达到复位释放时间时，将复位信号释放，MCU1开始正常工作。

其中，所述步骤2具体包括：步骤21，时钟发生器3产生原始时钟信号，当时钟发生器3接收到时钟使能信号且时钟使能信号有效时，对原始时钟信号进行相位位移，并将位移后时钟信号传输到MCU1，当时钟发生器3接收到时钟使能信号且时钟使能信号无效时，停止与MCU1之间的时钟信号传输。

本发明的上述实施例所述的基于MCU存储器可重用性验证系统及方法，所述时钟发生器3根据验证需求产生多个时钟，每个时钟产生需要明确需要产生的时钟频率参数、需要产生的时钟相位参数和时钟使能信号这三个参数，所述时钟发生器3工作如下：步骤一，产生对应频率参数的所需时钟信号，步骤二，接收时钟使能信号，步骤三，当使能信号有效时，对原始时钟信号进行相位位移，并将位移后时钟信号传输给所述MCU1，步骤四，当使能信号无效时，停止时钟信号传输。

其中，所述步骤3具体包括：步骤31，激励发生器5将固件2载入程序存储空间ROM中；步骤32，判断复位发生器4的复位信号是否释放，当复位信号未释放时，等待复位信号的持续时间达到复位释放时间；步骤33，当复位信号释放时，激励发生器5产生随机测试激励；步骤34，激励发生器5将测试激励通过特定传输时序传输到MCU1；步骤35，判断功能覆盖率是否达标，当功能覆盖率未达标时重复步骤33和步骤34，直到功能覆盖率达标，验证系统停止工作；当功能覆盖率达标时，验证系统停止工作。

本发明的上述实施例所述的基于MCU存储器可重用性验证系统及方法，所述激励发生器5分为两个部分，第一个部分将所述固件2载入程序存储空间ROM中；第二个部分产生随机激励，并通过通用IO口将激励传输给所述MCU1。所述激励发生器5操作如下：步骤一，将所述固件2载入程序存储空间ROM中，步骤二，等待复位信号释放，步骤三，产生随机测试激励，步骤四，将测试激励通过特定传输时序发送给所述MCU1，步骤五，重复步骤三和步骤四，直至功能覆盖率达标，验证系统结束工作。

本发明的上述实施例所述的基于MCU存储器可重用性验证系统及方法，一次测试激励通过特定传输时序传输包括三组信号和四个阶段，其中，三组信号包括片选信号、时钟信号和数据信号，片选信号通过所述MCU1控制，当片选信号为高时，发送测试激励，当片选信号为低时，停止发送激励；时钟信号通过所述激励发生器5控制生成固定采样时钟，所述MCU1根据采样时钟进行数据处理，数据信号通过所述MCU1和所述激励发生器5进行分时控制；以8比特为一阶段将一次测试激励传输分为四个阶段，其中，第一阶段为间接寻址高八位生成阶段，第二阶段为间接寻址低八位生成阶段，第一阶段和第二阶段由所述激励发生器5产生进行地址存储，第三阶段为控制信号生成阶段，第三阶段由所述激励发生器5产生对所述存储体7的读写控制信号，第四阶段为读写所述存储体7阶段，执行写所述存储体7操作时由所述激励发生器5控制，执行读所述存储体7操作时由所述MCU1控制，片选信号始终由所述MCU1发出，所述激励发生器5进行采样并判断数据是否传输，时钟信号始终由是所述激励发生器5发出，片选信号有效时时钟信号才有效，数据信号由所述MCU1和所述激励发生器5分时控制，前三阶段都由所述激励发生器5控制，第四阶段写所述存储体7时由所述激励发生器5控制，读所述存储体7时由所述MCU1控制。

其中，所述步骤3还包括：一次随机测试激励处理包括间接寻址高八位生成、间接寻址低八位生成、控制位生成、读存储体7操作和写存储体7操作；所述间接寻址高八位生成为MCU1的置位端口输出片选信号，当激励发生器5采样到MCU1输出的片选信号为高时，激励发生器5从低位开始向MCU1的时钟端口输入时钟信号上升沿，向MCU1的采样端口输入数据信号；重复7次向MCU1的时钟端口输入时钟信号上升沿，采样端口输入数据信号，完成8比特数据采集后；将MCU1的置位端口清零输出片选信号；当激励发生器5采样到片选信号为低时，停止向MCU1传输时钟信号和数据信号，MCU1将采集到的8比特数据写入间接寻址指针高8位。

其中，所述步骤3还包括：所述间接寻址低八位生成为MCU1的置位端口输出片选信号；当激励发生器5采样到片选信号为高时，激励发生器5从低位开始向MCU1的时钟端口输入时钟信号上升沿，向MCU1的采样端口输入数据信号；重复7次向MCU1的时钟端口输入时钟信号上升沿，采样端口输入数据信号，完成8比特数据采集后；将MCU1的置位端口清零输出片选信号；当激励发生器5采样到片选信号为低时，停止向MCU1传输时钟信号和数据信号，MCU1将采集到的8比特数据写入间接寻址指针低8位。

其中，所述步骤3还包括：所述控制位生成为MCU1的置位端口输出片选信号；当激励发生器5采样到片选信号为高时，激励发生器5从低位开始向MCU1的时钟端口输入时钟信号上升沿，向MCU1的采样端口输入数据信号，重复输入7次向MCU1的时钟端口输入时钟信号上升沿，采样端口输入数据信号；完成8比特数据采集后；将MCU1的置位端口清零输出片选信号，当激励发生器5采样到片选信号为低时，停止向MCU1传输时钟信号和数据信号，MCU1对采集的8比特数据的第0比特数据进行判断，当第0比特数据为0时执行读存储体7操作，当第0比特数据为1时执行写存储体7操作。

其中，所述步骤3还包括：根据控制位生成执行读存储体7操作或写存储体7操作；所述读存储体7操作为MCU1的置位端口输出片选信号；当激励发生器5采样到片选信号为高时，激励发生器5从低位开始向MCU1的时钟端口输入时钟信号上升沿，MCU1的输出端口向激励发生器5输出数据信号；重复7次激励发生器5从低位开始向MCU1的时钟端口输入时钟信号上升沿，MCU1的输出端口向激励发生器5输出数据信号，完成8比特数据发送后；将MCU1的置位端口清零输出片选信号，当激励发生器5采样到片选信号为低时，停止向MCU1传输时钟信号，MCU1停止向激励发生器5传输数据信号，完成读存储体7操作；所述写存储体7操作为MCU1的置位端口输出片选信号；当激励发生器5采样到片选信号为高时，激励发生器5从低位开始向MCU1的时钟端口输入时钟信号上升沿，向MCU1的采样端口输入数据信号；重复7次向MCU1的时钟端口输入时钟信号上升沿，采样端口输入数据信号，完成8比特数据采集后；将MCU1的置位端口清零输出片选信号，当激励发生器5采样到片选信号为低时，停止向MCU1传输时钟信号和数据信号，MCU1将采集完成的数据写入间接寻址数据寄存器，完成写存储体7操作。

本发明的上述实施例所述的基于MCU存储器可重用性验证系统及方法，所述MCU1配合ROM中的所述固件2对接收到的随机测试激励进行处理包括间接寻址高八位生成、间接寻址低八位生成、控制位生成、读所述存储体7操作和写所述存储体7操作；间接寻址高八位生成：步骤一，置位端口输出信号SIG0(片选信号)，步骤二，在端口输入信号SIG1(时钟信号)上升沿采样端口输入信号SIG2(数据信号)，步骤三，重复步骤二7次，完成8比特数据采集，步骤四，清零端口输出片选信号，步骤五，将采集完成的数据写入间接寻址指针高8位；间接寻址低八位生成：步骤一，置位端口输出片选信号，步骤二，在端口输入时钟信号上升沿采样端口输入数据信号，步骤三，重复步骤二7次，完成8比特数据采集，步骤四，清零端口输出片选信号，步骤五，将采集完成的数据写入间接寻址指针低8位；控制位生成：步骤一，置位端口输出片选信号，步骤二，在端口输入时钟信号上升沿采样端口输入数据信号，步骤三，重复步骤二7次，完成8比特数据采集，步骤四，清零端口输出片选信号，步骤五，判断采集数据的第0比特，第0比特若为0则执行读所述存储体7操作，第0比特若为1则执行写所述存储体7操作；读所述存储体7操作：步骤一，置位端口输出片选信号，步骤二，在端口输入时钟信号上升沿输出端口输入数据信号，步骤三，重复步骤二7次，完成8比特数据发送，步骤四，清零端口输出片选信号，步骤五，读所述存储体7操作完成；写所述存储体7操作：步骤一，置位端口输出片选信号，步骤二，在端口输入时钟信号上升沿采样端口输入数据信号，步骤三，重复步骤二7次，完成8比特数据采集，步骤四，清零端口输出片选信号，步骤五，将采集完成的数据写入间接寻址数据寄存器完成所述存储体7写操作。

本发明的上述实施例所述的基于MCU存储器可重用性验证系统及方法，如图6(a)，进行间接寻址高八位生成操作时所述激励发生器5采样到片选信号为高，开始传输时钟信号和数据信号，所述激励发生器5采样到片选信号为低时，停止时钟信号和数据信号，先传输低位。如图6(b)，进行间接寻址低八位生成操作时所述激励发生器5采样到片选信号为高，开始传输时钟信号和数据信号，所述激励发生器5采样到片选信号为低时，停止时钟信号和数据信号，先传输低位。如图6(c)，进行控制位生成操作时所述激励发生器5采样到片选信号为高，开始传输时钟信号和数据信号，所述激励发生器5采样到片选信号为低时，停止时钟信号和数据信号，先传输低位。如图6(d)，进行写所述存储体7操作时所述激励发生器5采样到片选信号为高，开始传输时钟信号和数据信号，所述激励发生器5采样到片选信号为低时，停止时钟信号和数据信号，先传输低位。如图6(e)，进行读所述存储体7操作时所述激励发生器5采样到片选信号为高，开始传输时钟信号，所述MCU1接受到时钟信号后开始传输数据信号，所述激励发生器5采样到片选信号为低时，停止时钟信号，所述MCU1停止传输数据信号，先传输低位。

其中，所述步骤4具体包括：每完成一次测试激励传输，功能完备和检测器模块6将数据信号传输的数据和存储体7端口数据进行对比，得到对比结果，当对比结果正确时，进行功能覆盖率收集并判断功能覆盖率是否达标，当功能覆盖率达标时，验证系统停止工作，当功能覆盖率不达标时进行下一次测试激励传输数据对比；当对比结果错误时，验证系统停止工作，并打印数据信号传输的数据和存储体7端口数据。

本发明的上述实施例所述的基于MCU存储器可重用性验证系统及方法，每完成一次测试激励传输，将数据信号传输的数据和所述存储体7端口数据进行比对，比对正确，将进行功能覆盖率收集，将数据信号发出数据和功能点进行比对，满足条件，对应覆盖率标志位置位，在覆盖率满足要求后退出工作；对比错误，则结束工作，并打印数据信号数据和所述存储体7端口数据。

本发明的上述实施例所述的基于MCU存储器可重用性验证系统及方法，所述存储体7系统级验证所述固件2固定化，不需要为了做不同的地址测试，读写数据测试写很多所述固件2，通过端口和间接寻址配合实现系统级所述存储体7验证的随机化，整体验证系统占用资源极低，避免了系统级验证错综复杂的环境条件导致定位困难，随机化端口时序，简单明了且极具扩展性，整体验证架构可重用性高，简单修改即可适用不同系统功能验证，并对功能完备性和正确性由机制确保。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。