技术领域
本发明属于板卡测试技术领域,特别涉及一种针对多核DSP+FPGA构架处理电路的自动测试系统及方法,尤其是针对国产多核DSP+FPGA构架板卡的多项功能测试,以及环境适应性、可靠性等试验的全自动测试系统。
背景技术
面对日益复杂的国际形势,武器装备电子元器件尤其是核心器件的自主可控是急需解决的问题。国产核心电子器件应用时间相对不长,为完成在武器装备的成功应用,就需要大量的长时间的试验验证。其中温度循环筛选、高低温、湿热、可靠性等试验时间长,在批量生产的情况下就需要投入大量的人力物力,生产成本太高。另一方面,国产多核DSP是近年来逐步推广应用的核心电子器件,需要专门对多核特性针对性的设计测试程序,提升测试覆盖性,也需要大量的试验验证,推动国产电子器件的优化和完善。
国产单核DSP相对多核DSP有着更成熟的应用经验,器件相对稳定,所以单板的测试需要的试验相对较少,同时也不需要考虑多核测试流程。单核DSP测试系统并不适用于基于国产多核DSP处理板卡的测试。此外,在武器装备中单板电路一般只需要做部分环境试验及功能试验,其他更全面的试验则是将板卡装入整机(单机产品),随整机一起进行。结合目前的生产测试情况,对整机中部分电子器件开展国产化验证工作,则需要随整机进行全面试验,若是需要进行分批验证,则整机需要多次进行全面试验,不仅浪费资源,且对整机中的其他部件有过试验的损害。
总结上述问题,针对国产多核DSP+FPGA构架处理电路的测试及试验验证,需要解决三类问题,多核DSP的多项功能测试问题,试验测试的自动化问题,和单板级的全面试验问题。
发明内容
为了克服现有技术中的不足,本发明人进行了锐意研究,提供了一种针对多核DSP+FPGA构架处理电路的自动测试系统及方法,设计DSP核间通信测试及其他测试,解决多核DSP的多项功能测试问题;设计全自动的测试程序及流程,解决国产核心电子器件验证中大量试验的自动化问题,节省人力物力,降低成本,提高效率;模拟整机环境设计专门的测试工装,不需要整机进行全面试验,只需要对单板进行试验,释放整机试验风险,从而完成本发明。
本发明提供的技术方案如下:
第一方面,一种针对多核DSP+FPGA构架处理电路的自动测试系统,包括程控电源、测试底板、自动测试单元、以及多试验合一测试工装,其中,
所述自动测试单元,用于对程控电源和测试底板发送针对多项试验项目的测试指令,在针对试验项目中各功能测试时,接收测试底板采集的被测板卡的测试信息,进行测试判断;
所述程控电源,用于针对各项试验项目设计电源控制程序,接收所述自动测试单元的测试指令,控制测试底板电源的供电和关断;
所述测试底板,用于接收所述自动测试单元的测试指令,根据测试指令向被测板卡输入针对试验项目中各功能测试的信号输入,并采集被测板卡的测试信息;
多试验合一测试工装,用于模拟被测板卡在整机中的安装环境,负载被测板卡。
第二方面,一种针对多核DSP+FPGA构架处理电路的自动测试方法,包括:
连接程控电源、测试底板、自动测试单元和多试验合一测试工装,将待测板卡装入多试验合一测试工装中;
确定待测板卡的试验项目,通过自动测试单元对程控电源和测试底板发送针对试验项目的测试指令;
通过程控电源针对多项试验项目设计电源控制程序,接收所述自动测试单元的测试指令,控制测试底板电源的供电和关断;
测试底板接收所述自动测试单元的测试指令,根据测试指令向被测板卡输入针对试验项目中各功能测试的信号输入,在被测板卡测试过程中采集测试信息并发送回自动测试单元;
自动测试单元接收测试底板采集的被测板卡的测试信息,用于测试判断。
根据本发明提供的一种针对多核DSP+FPGA构架处理电路的自动测试系统及方法,具有以下有益效果:
(1)本发明提供的自动测试系统及方法,解决了多核DSP+FPGA架构板卡的多功能测试问题,如4核DSP每个核的自检功能、脉冲解调功能、脉冲计数功能、模拟量采集功能、总线通信功能、串行通信功能、时钟输出功能、电机控制功能、RDC测角功能及DSP核间通信检测等;
(2)本发明提供的自动测试系统及方法,通过测试底板以及多试验合一测试工装的设计,实现整机级试验可在单板级完成,减少了测试工装种类,降低了成本,避免了整机测试中对其他部件的过试验损害;
(3)本发明提供的自动测试系统及方法,通过自动测试单元对测试底板中程序的调用,有效解决了试验测试的自动化问题。
附图说明
图1为本发明一种优选实施方式中自动测试系统的组成结构图;
图2为本发明一种优选实施方式中自动测试单元与测试底板模块交互图;
图3为本发明一种实施方式中密封箱的结构示意图;
图4为本发明一种实施方式中过渡板的结构示意图;
图5为本发明自动测试过程中测试日志信息。
具体实施方式
下面通过对本发明进行详细说明,本发明的特点和优点将随着这些说明而变得更为清楚、明确。
根据本发明的第一方面,提供了一种针对多核DSP+FPGA构架处理电路的自动测试系统,如图1所示,包括程控电源、测试底板、自动测试单元、以及多试验合一测试工装,其中,
所述自动测试单元,用于对程控电源和测试底板发送针对多项试验项目的测试指令,在针对试验项目中各功能测试时,接收测试底板采集的被测板卡的测试信息,进行测试判断;
所述程控电源,用于针对各项试验项目设计电源控制程序,接收所述自动测试单元的测试指令,控制测试底板电源的供电和关断;如温度循环筛选试验中,要求每个温度循环测试中低温及降温阶段保持断电,高温及升温阶段保持通电,需要针对变温速率及温度保持时间进行计算,设计电源供电的开断及变电压输出流程。
所述测试底板,为被测板卡提供模拟信号输入源,用于接收所述自动测试单元的测试指令,根据测试指令向被测板卡输入针对试验项目中各功能测试的信号输入,并采集被测板卡的测试信息;
多试验合一测试工装,用于模拟被测板卡在整机中的安装环境,负载被测板卡。
在本发明中,所述自动测试单元包括板卡测试设定模块和板卡测试控制模块,所述测试底板包括功能测试模块,如图2所示:
板卡测试设定模块,用于输入被测板卡信息、选择试验项目、及确定测试结果存储路径;其中,被测板卡信息包括被测板卡名称、被测板卡的硬件版本号、被测板卡的软件版本号、以及被测板卡的编号等;试验项目包括常规试验、温度循环筛选试验、振动筛选试验、老炼试验、湿热试验、周期变电压试验等;测试结果存储路径是指测试记录的存储地址,如将每个试验项目中单次循环测得的数据以独立文件夹的形式存储;
板卡测试控制模块,用于测试开始后,根据板卡测试设定模块中选择的试验项目,按照该试验项目对应的试验参数调用功能测试模块,向程控电源和测试底板发送该试验项目的测试指令;其中,试验项目对应的试验参数主要包括对测试底板的供电时间以及测试循环次数。例如,常规测试中,对测试底板持续供电,默认测试循环次数为100次;温度循环筛选试验中,默认实施10个温度循环测试,每个温度循环测试共4小时,前2个小时断电,后2个小时供电,测试循环次数不限;老炼试验中,每通电4小时,断电0.5小时,测试循环次数不限;
功能测试模块,用于执行各试验项目中对应的功能测试,所述功能测试包括自检功能测试、功耗测试、看门狗及复位功能测试、脉冲计数功能测试、脉冲解调功能测试、模拟量采集功能测试、总线通信功能测试、串行通信功能测试、时钟输出功能测试、电机控制功能测试、RDC测角功能测试、DSP核间通信功能测试、多核DSP存储功能测试等,在启动试验项目,通过板卡测试设定模块对功能测试的调用,依次进行相关功能测试。
其中,采用自检功能测试子模块实施自检功能测试,对被测板卡进行启动信息检查,包括处理器型号(如FT-Q6713J-500)、CPU主频、硬件软件版本信息检测;
采用功耗测试子模块实施功耗测试,通过采集对被测板卡的供电电压及电流,计算出板卡功耗,实时测试板卡在各种环境工况下的功耗;
采用看门狗及复位功能测试子模块实施看门狗及复位功能测试,通过串口发送测试N(N≥2)个核的看门狗功能,使能看门狗,喂狗N次后结束喂狗,如发送测试4个核的看门狗功能,每次喂狗间隔时间为90ms,100ms是被测板卡的检测时间,在500ms以内复位触发则判定看门狗工作正常;依次测试DSP各核看门狗功能;
采用脉冲计数功能测试子模块实施脉冲计数功能测试,测试被测板卡的脉冲计数功能,为被测板卡提供方波脉冲,被测板卡递增计数,按规定周期实时接收被测板卡的计数值,计算此周期内的脉冲增加量,与原脉冲频数比对,判断被测板卡脉冲计数功能是否正常;
采用脉冲解调功能测试子模块实施脉冲解调功能测试,测试被测板卡的脉冲解调功能,为被测板卡提供相位相差90°±10%的两路方波脉冲,在被测板卡通过解调及计数后,接收被测板卡发送的设定的累计脉冲计数,检测与原始输入脉冲信号计数关系是否正确;优选地,两路方波脉冲信号频率测试范围为0~1MHz;
采用模拟量采集功能测试子模块实施模拟量采集功能测试,测试被测板卡的模拟量采集功能,主要提供两大类模拟信号:电压信号和温度信号,测试电压信号采集功能时,为被测板卡提供测试电压如0~-5V;测试温度信号采集功能时,以多个系列阻值的电阻模拟温度传感器铂电阻,接收被测板卡的温度采集信息,与模拟电阻的温度计算值比对,判断采集精度;
采用总线通信功能测试子模块实施总线通信功能测试,测试被测板卡的总线通信功能,按照既定协议模拟BC(总线控制器)端向被测板卡发送数据,被测板卡接收到数据后进行逻辑运算,BC端再将数据读回,判断读取数据是否与发送的数据满足逻辑关系;
采用串行通信功能测试子模块实施串行通信功能测试,测试被测板卡的串行通信功能,按照既定协议向被测板卡发送数据,被测板卡接收到数据后进行逻辑运算,再将数据回传,判断回传数据是否与发送的数据满足逻辑关系;
采用时钟输出功能测试子模块实施时钟输出功能测试,测试被测板卡时钟输出功能,通过高速采样,检测高电平及低电平持续时间,计算出时钟周期及占空比是否与设计值匹配;
采用电机控制功能测试子模块实施电机控制功能测试,测试被测板卡按时序依次输入信号固定相位AB、AC、BC、BA、CA、CB等及占空比,测试驱动波形与设置值是否一致;
采用RDC测角功能测试子模块实施RDC测角功能测试,测试被测板卡RDC功能,通过数模转换器(DAC)向被测板卡输出4路正弦波信号,该4路信号可分为两组正弦波,每组正弦波为差分信号,相位和幅度可调,被测板卡通过解调4路波形的相位幅值,结算出数字角度信息,将该角度信息输出,判断角度信息与设定波形理论值偏差不大于0.1°,判定板卡该功能正常;0至360°共设置16个点测试,依次测试;
采用DSP核间通信功能测试子模块实施DSP核间通信功能测试,测试被测板卡核间通信功能,通过串口向DSP0发送核间通信指令及数据,DSP0向DSP1、DSP1向DSP2、DSP2向DSP3、……、DSP
采用多核DSP存储功能测试子模块实施多核DSP存储功能测试,测试各个核SDRAM或FLASH的读写功能,DSP0核接收目标核及数据,将数据通过核间通信发送至目标核,写入目标核SDRAM或FLASH,然后回读数据,判断读写数据是否一致,若一致该目标核对外反馈测试结果正常,该核将结果上报。
在本发明中,为解决多项整机试验在单板开展问题,以及多项试验工装不统一问题,模拟整机的密封功能设计多试验合一测试工装,可以满足温度、振动、湿热、加速度、可靠性、变电压等多项试验的要求。具体地,所述多试验合一测试工装包括密封箱和过渡板,如图3和图4所示,所述被测板卡通过过渡板安装在密封箱内,过渡板可适用多种不同安装接口的板卡,密封箱侧壁设计密封连接器,外部测试底板与内部被测板卡通过密封连接器和电缆连接。
进一步地,所述密封箱所用的成形材料、密封方式与整机一致,以更准确地模拟待测板卡在整机中的环境。
根据本发明的第二方面,提供了一种针对多核DSP+FPGA构架处理电路的自动测试方法,包括如下步骤:
连接程控电源、测试底板、自动测试单元和多试验合一测试工装,将待测板卡装入多试验合一测试工装中;
确定待测板卡的试验项目,通过自动测试单元对程控电源和测试底板发送针对试验项目的测试指令;
通过程控电源针对多项试验项目设计电源控制程序,接收所述自动测试单元的测试指令,控制测试底板电源的供电和关断;
测试底板接收所述自动测试单元的测试指令,根据测试指令向被测板卡输入针对试验项目中各功能测试的信号输入,在被测板卡测试过程中采集测试信息并发送回自动测试单元;
自动测试单元接收测试底板采集的被测板卡的测试信息,用于测试判断。测试信息包括测试日志信息和详细测试数据,测试过程中产生的测试日志信息如图5所示。
在本发明中,所述确定待测板卡的试验项目,通过自动测试单元对程控电源和测试底板发送针对试验项目的测试指令的步骤中:通过板卡测试设定模块输入被测板卡信息、选择试验项目、及确定测试结果存储路径,测试开始后,板卡测试控制模块根据板卡测试设定模块中选择的试验项目,按照该试验项目对应的试验参数调用功能测试模块,向程控电源和测试底板发送该试验项目的测试指令。
在本发明中,所述测试底板接收所述自动测试单元的测试指令,根据测试指令向被测板卡输入针对试验项目中各功能测试的信号输入的步骤中,所述功能测试包括自检功能测试、功耗测试、看门狗及复位功能测试、脉冲计数功能测试、脉冲解调功能测试、模拟量采集功能测试、总线通信功能测试、串行通信功能测试、时钟输出功能测试、电机控制功能测试、RDC测角功能测试、DSP核间通信功能测试、多核DSP存储功能测试等。
以上结合具体实施方式和范例性实例对本发明进行了详细说明,不过这些说明并不能理解为对本发明的限制。本领域技术人员理解,在不偏离本发明精神和范围的情况下,可以对本发明技术方案及其实施方式进行多种等价替换、修饰或改进,这些均落入本发明的范围内。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。
机译: 一种用于治疗组合物中的外源剂的方法,其使用多核苷酸构建体,针对多核苷酸构建体的表达产物的升高的抗体和部分试剂盒,以及制备药物组合物的方法。
机译: 具有自检电路的集成电路,用于操作具有自测试电路的集成电路的方法,多核处理器设备和用于操作多核处理器设备的方法
机译: 配备自检电路的集成电路,集成电路的操作方法,包括自检电路,多核处理器和操作多核处理器的方法