硫族化物材料、可变电阻存储器件和电子设备

摘要

本申请提供一种硫族化物材料、可变电阻存储器件以及电子设备。硫族化物材料可以包括锗(Ge)、砷(As)、硒(Se)和0.5at％至10at％的至少一种第13族元素。可变电阻存储器件可以包括第一电极、第二电极以及介于第一电极与第二电极之间的硫族化物膜，并且硫族化物膜包括0.5at％至10at％的至少一种第13族元素。此外，电子设备可以包括半导体存储器。半导体存储器可以包括列线、与列线交叉的行线以及位于列线与行线之间的存储单元，其中存储单元包括硫族化物膜，所述硫族化物膜包括锗(Ge)、砷(As)、硒(Se)以及0.5at％至10at％的至少一种第13族元素。

说明书

相关申请的交叉引用

本申请要求于2019年9月17日向韩国知识产权局提交的申请号为10-2019-0114181的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开涉及硫族化物材料和电子设备，并且更具体地，涉及硫族化物材料、包含硫族化物材料的可变电阻存储器件以及电子设备。

背景技术

近年来，已经付出相当大的努力以提供更小、更紧凑、更稳健和更有效的电子设备。具体地，最近的努力集中于改善在电阻状态之间切换的开关装置。这种半导体器件的示例包括电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)、电熔丝等。

发明内容

本公开的实施例提供能够改善操作特性和可靠性的硫族化物材料、可变电阻存储器件和电子设备。

根据本公开的实施例的硫族化物材料可以包括锗(Ge)、砷(As)、硒(Se)和0.5at％至10at％的至少一种第13族元素。

根据本公开的实施例的可变电阻存储器件可以包括：第一电极；第二电极；以及硫族化物膜，其介于第一电极与第二电极之间，并且包括至少0.5at％至10at％的至少一种第13族元素。

根据本公开的实施例的电子设备可以包括半导体存储器。半导体存储器可以包括列线、与列线交叉的行线以及位于列线与行线之间的存储单元，其中存储单元包括硫族化物膜，所述硫族化物膜包括锗(Ge)、砷(As)、硒(Se)、以及0.5at％至10at％的至少一种第13族元素。

通过在硫族化物材料中包括第13族元素，可以改善选择元件的电特性，诸如漂移特性、热稳定性和阈值电压(Vth)。此外，可以改善可变电阻存储器件、半导体存储器或电子设备的特性。

附图说明

图1A和图1B是描述根据本公开实施例的电子设备的结构的示图。

图2A、图2B和图2C是示出根据本公开实施例的电子设备的结构的示图。

图3A和图3B是示出根据本公开实施例的硫族化物材料的特性的示图。

图4A、图4B和图4C是示出根据本公开实施例的选择元件的特性的示图。

图5是根据本公开实施例的实现存储器件的微处理器的配置图。

图6是根据本公开实施例的实现存储器件的处理器的配置图。

图7是根据本公开实施例的实现存储器件的系统的配置图。

图8是根据本公开实施例的实现存储器件的数据储存系统的配置图。

图9是根据本公开实施例的实现存储器件的存储系统的配置图。

具体实施方式

在下文中，参考附图详细描述各种实施例。

附图不一定按比例绘制，并且在一些示例中，附图中所示的至少一些结构的比例可能被放大，以清楚地示出实施例的特征。当在附图或详细描述中公开具有两层或更多层的多层结构时，如所示的层的相对位置关系或布置顺序仅反映特定示例，并且本公开不限于此。层的相对位置关系或布置顺序可以变化。另外，多层结构的附图或详细描述可能未反映特定多层结构中存在的所有层(例如，在所示的两层之间可以存在一个以上的附加层)。例如，当在附图或详细描述的多层结构中第一层存在于第二层或衬底上时，第一层可以直接形成在第二层上或直接形成在衬底上，并且一个或更多个其他层可以存在于第一层与第二层之间或在第一层与衬底之间。

图1A和图1B是描述根据本公开实施例的电子设备的结构的示图。图1A是存储单元阵列的电路图，而图1B是存储单元阵列的立体图。

参考图1A，根据本公开的实施例的电子设备可以包括半导体存储器。半导体存储器可以是非易失性存储器，并且可以被实现为可变电阻存储器件。半导体存储器可以包括行线和与行线交叉的列线。在此，行线可以是字线，而列线可以是位线。然而，实施例不限于这种布置，并且在其他实施例中，行线可以是位线，而列线可以是字线。在下文中，假定行线是字线并且列线是位线。

存储单元阵列100可以包括存储单元MC11至MC33，所述存储单元MC11至MC33分别设置在列线BL1至BL3与行线WL1至WL3之间。在此，存储单元MC11至MC33可以设置在列线BL1至BL3与行线WL1至WL3交叉的点处。存储单元MC11至MC33中的每个可以包括至少一个相应的选择元件S11至S33和存储元件M11至M33。存储单元MC11至MC33中的每个可以包括串联连接的选择元件S11至S33和存储元件M11至M33中的至少一个。在这种情况下，选择元件S11至S33可以电连接至行线WL1至WL3，并且存储元件M11至M33可以电连接至列线BL1至BL3。

存储元件M11至M33中的每一个可以包括存储图案作为用于储存数据的储存节点。例如，存储元件M11至M33可以包括可变电阻材料，诸如电阻式材料、磁隧道结(MTJ)或相变材料。选择元件S11至S33用于选择特定的存储单元MC，并且可以包括开关材料。选择元件S11至S33可以是二极管，诸如PNP二极管、双极结型晶体管(BJT)、金属绝缘体过渡(MIT)元件、混合式离子电子导电(MIEC)元件、双向阈值开关(OTS)元件等。双向阈值开关(OTS)元件可以包括硫族化物膜。硫族化物膜可以具有非晶态并且可以是双向阈值开关材料。

作为参考，存储单元MC11至MC33中的每个的形状和配置可以进行各种修改。例如，可以省略选择元件S11至S33，或者可以省略存储元件M11至M33。或者，选择元件S11至S33和存储元件M11至M33的位置可以颠倒。在这种情况下，选择元件S11至S33可以电连接至列线BL1至BL3，并且存储元件M11至M33可以电连接至行线WL1至WL3。

此外，半导体存储器还可以包括用于控制列线BL1至BL3的列电路110以及用于控制行线WL1至WL3的行电路120。

行电路120可以是行解码器、字线解码器、字线驱动器等。行电路120可以根据行地址R_ADD而从行线WL1至WL3之中选择诸如WL2的行线。列电路110可以是列解码器、位线解码器、位线驱动器等。列电路110可以根据列地址C_ADD而从列线BL1至BL3之中选择诸如列线BL2的列线。当选择行线WL2和列线BL2时，在选中的列线BL2与选中的行线WL2之间连接的存储单元MC22可以被选择。

作为参考，图1A示出了三个列线BL1至BL3和三个行线WL1至WL3，但这仅是为了方便描述，并且本公开不限于此。对于不同的实施例，在存储单元阵列100中包括的列线BL1至BL3和行线WL1至WL3的数量可以改变。

参考图1B，存储单元阵列100可以包括位于不同水平的列线BL和行线WL。例如，列线BL可以位于行线WL上方。另外，行线WL可以在第一方向I上平行地延伸，而列线BL可以在与第一方向I交叉的第二方向II上平行地延伸。

存储单元MC可以设置在列线BL和行线WL的交叉处，并且可以以矩阵形状布置。例如，行线WL和列线BL可以以正交网格图案布置。另外，每个存储单元MC可以是存储器叠层，并且可以包括在第三方向III上层叠的存储元件M和选择元件S。在此，第三方向III是与第一方向I和第二方向II交叉的方向，并且可以是与第一方向I和第二方向II垂直的方向。

另外，尽管在图1B中的存储单元阵列100具有单存储层结构，但是本公开不限于单层。在其他实施例中，存储单元MC的多个层可以在第三方向III上层叠。例如，单元阵列可以具有多存储层结构，其中行线WL和列线BL在第三方向III上交替地层叠。在这种情况下，存储单元位于交替层叠的行线WL与列线BL之间。

上述交叉点阵列结构的优点是有效利用空间，从而可以改善设备集成度。另外，与单层结构相比，多存储层结构改善了存储器件的集成度。

图2A至图2C是示出根据本公开实施例的电子设备的结构的示图。图2A是布局图，图2B是沿图2A的第二方向II的剖视图，以及图2C是沿图2A的第一方向I的剖视图。

参考图2A至图2C，根据本公开的实施例的电子设备可以包括半导体存储器，并且该半导体存储器可以包括多个存储单元。半导体存储器可以是非易失性存储器件或可变电阻存储器件。

每个存储单元MC可以包括叠层ST，并且叠层ST可以位于行线10和列线16的交叉处。每个叠层ST可以包括依次层叠的第一电极11、开关膜12、第二电极13、可变电阻膜14和第三电极15。另外，保护膜17和19可以形成在叠层ST的侧壁上，并且绝缘膜18和20可以填充叠层ST之间的空间。

可变电阻膜14可以具有根据所施加的电压或电流而在不同的电阻状态之间可逆地转变的特性。因此，当可变电阻膜14具有低电阻状态时，可以储存数据“1”，而当可变电阻膜14具有高电阻状态时，可以储存数据“0”。

当可变电阻膜14是电阻材料时，可变电阻膜14可以包括过渡金属氧化物或者可以包括金属氧化物，诸如基于钙钛矿的材料。因此，可以在可变电阻膜14中创建或去除电路径，并且因此可以将数据储存在存储单元中。

当可变电阻膜14具有MTJ结构时，可变电阻膜14可以包括磁化固定层、磁化自由层以及介于两者之间的隧道阻挡层。磁化固定层和磁化自由层可以包括磁性材料，并且隧道阻挡层可以包括诸如镁(Mg)、铝(Al)、锌(Zn)或钛(Ti)的氧化物。在此，磁化自由层的磁化方向可以通过所施加电流中的电子的自旋转矩来改变。因此，可以根据磁化自由层的磁化方向相对于磁化固定层的磁化方向的变化来储存数据。

当可变电阻膜14是相变材料时，可变电阻膜14可以包括基于硫族化物的材料。可变电阻膜14可以包括硅(Si)、锗(Ge)、锑(Sb)、碲(Te)、铋(Bi)、铟(In)、锡(Sn)、硒(Se)等或其组合作为基于硫族化物的材料。例如，可变电阻膜14可以是Ge-Sb-Te(GST)，并且可以是Ge

开关膜12可以是选择元件，其根据所施加的电压或电流的大小来调节电流流动。因此，当所施加的电压或电流的大小等于或小于预定阈值时，开关膜12可以具有最小的电流流动，而当所施加的电压或电流的大小大于预定阈值时，流过开关膜的电流量快速增加。快速增加的电流可以与施加的电压或电流的大小成比例。

开关膜12可以包括基于硫族化物的材料并且可以包括第13族元素。第13族元素可以是硼(B)、铝(Al)、镓(Ga)、铟(In)或铊(Tl)。开关膜12可以包括硼(B)、铝(Al)、镓(Ga)、铟(In)或铊(Tl)或者它们的组合。开关膜12可以是包括第14族元素、第15族元素和第16族元素的三族硫族化物材料，并且可以是IV-V-VI族硫族化物材料。例如，开关膜12可以包括锗(Ge)、砷(As)、硒(Se)和第13族元素。另外，开关膜12可以包括0.5at％至10at％的第13族元素，或者可以包括0.5at％至3at％的第13族元素。尽管为了便于描述在此以单数形式指代术语“第13族元素”，但是实施例不限于单种第13族元素，并且在一些实施例中，多种第13族元素存在于基于硫族化物的材料中。

第一电极11可以电连接至行线10，第二电极13可以介于开关膜12与可变电阻膜14之间，并且第三电极15可以电连接至列线16。第一电极11、第二电极13和第三电极15可以包括诸如金属或金属氮化物的导电材料。例如，第一电极11、第二电极13和第三电极15中的每个可以包括钨(W)、氮化钨(WN)、硅化钨(WSi)、钛(Ti)、氮化钛(TiN)、氮化钛硅(TiSiN)、氮化铝钛(TiAlN)、钽(Ta)、氮化钽(TaN)、氮化钽硅(TaSiN)、氮化钽铝(TaAlN)、碳(C)、碳化硅(SiC)、氮化硅碳(SiCN)、铜(Cu)、锌(Zn)、镍(Ni)、钴(Co)、铅(Pd)、铂(Pt)等，并且可以包括它们的组合。

第一电极11、第二电极13和第三电极15中的每个可以具有单层膜结构或多层膜结构。当第一电极11、第二电极13或第三电极15具有多层膜结构时，第一电极11、第二电极13或第三电极15可以是与可变电阻膜14或开关膜12接触的界面电极。第一电极11、第二电极13和第三电极15可以具有相同的厚度或彼此具有不同的厚度。另外，叠层ST的形状和配置可以在不同的实施例之间变化。例如，在一些实施例中，可以省略第一电极11、第二电极13和第三电极15中的至少一个。

另外，为了改善存储单元MC的特性或改善形成存储单元的工艺，可以修改包括在叠层ST中的膜11至膜15之间的界面，或者可以将一层或多层膜添加到界面。例如，可以修改第三电极15与可变电阻膜14之间的界面或第二电极13与开关膜12之间的界面，或者可以将界面膜添加到所述界面。

在制造过程中，保护膜17和19可以保护叠层ST，并且可以形成在叠层ST的侧壁上。在此，保护膜17可以形成为覆盖沿叠层ST的第二方向II上彼此面对的侧壁，并且可以沿第一方向I上延伸。保护膜19可以形成为覆盖沿叠层ST的第一方向I上彼此面对的侧壁，并且可以沿第二方向II上延伸。保护膜17和19可以由非导电材料形成，并且可以包括氧化物、氮化物、多晶硅等。例如，保护膜17和19可以包括氧化硅(SiO

另外，绝缘膜18和20可以形成在相邻的叠层ST之间，并且可以填充相邻的叠层ST之间的空间。在此，绝缘膜18可以填充在第二方向II上相邻的叠层ST之间的空间，并且绝缘膜20可以填充在第一方向I上相邻的叠层ST之间的空间。绝缘膜18和20可以包括诸如氧化硅(SiO

根据上述结构，第一电极11、开关膜12和第二电极13可以配置选择元件。存储元件可以包括第二电极13、可变电阻膜14和第三电极15，并且可以与选择元件共享第二电极13。

在此，选择元件可以是包括掺杂有第13族元素的硫族化物膜的OTS元件。硫族化物膜可以具有非晶态。然而，由于常规的硫族化物膜可以是亚稳态材料，因此硫族化物膜的电阻值可能随时间变化，并且改变的电阻值可以改变选择元件的阈值电压Vth。在常规的硫族化物膜中，亚稳态的非晶态可能会受到干扰，这可能导致影响阈值电压Vth的电性能发生变化。本公开的实施例通过掺杂第13族元素来增加硫族化物膜开关元件的稳定性并改善非晶态的稳定性，从而改善阈值电压Vth的稳定性。因此，实施例可以防止读取窗口裕度减小，这改善了存储器件的操作可靠性。

图3A和图3B是示出根据本公开实施例的硫族化物材料的特性的示图。

根据本公开实施例的硫族化物材料可以是其中掺杂了第13族元素的IV-V-VI硫族化物材料。例如，硫族化物材料可以包括15at％至34at％的第14族元素，15at％至37at％的第15族元素和33at％至70at％的第16族元素。在一个实施例中，第13、14、15和16族元素基本上是硫族化物材料中存在的所有材料，并且仅存在这些族之外的痕量元素。

硫族化物材料可以是Ge

在一些实施例中，硫族化物可以包括0.5at％至10at％的第13族元素(X)，并且在另一个实施例中，第13族元素(X)的量可以是0.5at％至3at％。另外，硫族化物材料可以包括12at％至33at％的锗(Ge)、12at％至36at％的砷(As)和30at％至69at％的硒(Se)。即，可以满足0.12≤a≤0.33，可以满足0.12≤b≤0.36，并且可以满足0.30≤c≤0.69。

图3A是示出掺杂有第13族元素的硫族化物材料的带隙能的示图。图的X轴表示平均配位数(mean coordination number)r，而Y轴表示以eV为单位的带隙能Eg。

在图3A中，r表示硫族化物材料中包含的元素的平均配位数。另外，图表示出了以下每种情况：其中未掺杂第13族元素的情况，其中以0至3at％的浓度掺杂第13族元素的情况，其中以3at％至6at％的浓度掺杂第13族元素的情况，以及其中以6at％至11at％的浓度掺杂第13族元素的情况。

参考图3A，当硫族化物材料掺杂有第13族元素时，带隙能Eg可以减小。当带隙能Eg等于或小于预定值时，硫族化物材料不能有效地用作开关材料。因此，实施例可以鉴于带隙能Eg来限制第13族元素的浓度。例如，硫族化物材料可以包括等于或小于10at％的第13族元素。另外，硫族化物材料可以包括0.5at％至3at％的第13族元素。在该范围内，与非掺杂材料相比，带隙能Eg的减小不显著。

图3B是示出掺杂有第13族元素的硫族化物材料的带隙能与陷阱密度之间的关系的示图。X轴表示第13族元素的以原子百分数(at％)表示的浓度，左侧的Y轴表示以电子伏特(eV)表示的带隙能Eg，右侧的Y轴表示每单位体积1/cm

参考图3B，带隙能Eg随着第13族元素的浓度增大而减小。具体地，当第13族元素的浓度超过3at％时，带隙能Eg减小。另外，陷阱密度Nt随着第13族元素的浓度增大而增大。随着陷阱密度Nt的增大，阈值电压可能增大，但是存在带隙能Eg减小的不利影响。因此，鉴于阈值电压的增大和带隙能Eg的减小，通过限制第13族元素的浓度，可以改善硫族化物材料的电特性。在一个实施例中，硫族化物材料可以包括等于或小于3at％的第13族元素，并且可以包括0.5at％至3at％的第13族元素。

图4A至图4C是示出根据本公开实施例的选择元件的特性的示图。在下文中，为了清楚起见，可以省略与以上描述重复的描述。

根据本公开实施例的选择元件可以包括第一电极、第二电极以及介于第一电极与第二电极之间的硫族化物膜。硫族化物膜可以包括三族硫族化物开关材料，所述三族硫族化物开关材料包括第14族元素、第15族元素和第16族元素。

硫族化物膜可以包括锗(Ge)、砷(As)、硒(Se)和第13族元素(X)。硫族化物膜可以是Ge

如上所述，通过在硫族化物膜中包括具有适当浓度的第13族元素，可以改善选择元件的电特性，诸如漂移特性、热稳定性和阈值电压(Vth)。另外，可以改善可变电阻存储器件、半导体存储器或电子设备的特性。

图4A是示出包括第13族元素的选择元件的漂移特性的示图。漂移特性表示选择元件的阈值电压(Vth)随时间的变化。X轴表示掺杂有第13族元素的膜和未掺杂第13族元素的膜，而Y轴表示以mV/decade为单位的漂移值。除了存在第13族元素外，X轴上的两个膜相同。

参考图4A，可以通过用第13族元素掺杂硫族化物膜来减小漂移。如上所述，可以通过掺杂硫族化物膜以具有预定浓度的第13族元素来减小阈值电压(Vth)随时间的变化。附图示出，与未掺杂第13族元素的膜相比，掺杂有第13族元素的硫族化物膜的电阻随时间的变化明显更低。因此，本公开的实施例可以使电阻特性的变化最小化。因此，可以增大时间依赖性电阻率，并且可以改善漂移劣化。

图4B是示出掺杂有第13族元素的选择元件的弹跳特性(bouncingcharacteristic)的示图。弹跳特性表示阈值电压(Vth)随着选择元件的循环次数的增加而变化。X轴表示其中掺杂了第13族元素的选择元件和其中未掺杂第13族元素的选择元件，而Y轴表示以mV/σ为单位的阈值电压的变化。除了存在第13族元素外，X轴上的两个选择元件相同。

参考图4B，通过将第13族元素掺杂到硫族化物膜中来减小阈值电压的变化。如上所述，通过用适当浓度的第13族元素掺杂硫族化物膜来增大硫族化物膜的电离。因此，可以减少存在于带隙能内部的浅陷阱，并且可以使阈值电压(Vth)的分布变窄。因此，可以减少随机电报噪声并且可以改善弹跳劣化。

图4C是示出用第13族元素掺杂硫族化物膜如何影响膜的ΔVFF特性的示图。X轴表示掺杂了第13族元素的情况和未掺杂第13族元素的情况，而Y轴表示以mV/σ为单位的ΔVFF值。除了存在第13族元素外，X轴上的两个膜相同。

ΔVFF表示在制造选择元件时的阈值电压值与初始开关操作(第一点火)之后的阈值电压值之间的差VFF-Vth。通常，硫族化物膜在沉积期间具有与非导体相似的电阻值，但是，在初始开关操作之后，硫族化物膜的电阻值发生变化。当电阻值的变化或阈值电压的变化大时，选择元件可能会劣化，因此有必要减小ΔVFF。

参考图4C，通过用第13族元素掺杂硫族化物膜来减小ΔVFF。即，通过将第13族元素掺杂到硫族化物膜中，可以减小开关膜的电阻变化和开关膜的阈值电压的变化，并且可以改善ΔVFF。

图5是根据本公开的实施例的实现存储器件的微处理器的配置图。

参考图5，微处理器1000可以控制和调整以下一系列过程：从各种外部设备接收数据，处理数据，以及将处理的结果发送到外部设备，并且可以包括存储器1010、运算组件1020、控制器1030等。微处理器1000可以是各种数据处理设备，诸如中央处理单元(CPU)、图形处理单元(GPU)和数字信号处理器(DSP)、应用程序处理器。

存储器1010可以是处理器寄存器、寄存器等，可以将数据储存在微处理器1000中，可以包括数据寄存器、地址寄存器、浮点寄存器等，并且还可以包括各种寄存器。存储器1010可以暂时储存地址，其中在该地址处储存用于在运算组件1020中执行运算的数据、执行结果的数据以及用于该执行的数据。

存储器1010可以包括上述电子设备的一个或更多个实施例。例如，存储器1010可以包括硫族化物材料，所述硫族化物材料包括锗(Ge)、砷(As)、硒(Se)和第13族元素，并且包括0.5at％至10at％的第13族元素。因此，可以改善存储器1010的操作特性。结果，可以改善微处理器1000的操作特性。

运算组件1020可以根据通过对控制器1030的指令进行解码而获得的结果来执行各种算术运算或逻辑运算。运算组件1020可以包括一个或更多个算术和逻辑单元(ALU)等。

控制器1030可以从诸如存储器1010、运算组件1020和微处理器1000的外部设备接收信号，执行对指令的提取或解码和对微处理器1000等的信号输入/输出的控制，以及运行由程序指示的处理。

除了存储器1010之外，根据本实施例的微处理器1000还可以包括高速缓冲存储器1040，其能够暂时储存从外部设备输入的数据或要输出到外部设备的数据。在这种情况下，高速缓冲存储器1040可以通过总线接口1050与存储器1010、运算组件1020和控制器1030交换数据。

图6是根据本公开实施例的实现存储器件的处理器的配置图。

参考图6，除了微处理器的如下功能之外：用于控制和调整以下一系列过程：从各种外部设备接收数据，处理数据以及将处理结果发送到外部设备，处理器1100还可以包括各种功能，因此可以实现性能提高和多功能化。处理器1100可以包括用作微处理器的核1110、暂时储存数据的高速缓冲存储器1120以及用于在内部设备与外部设备之间传输数据的总线接口1130。处理器1100可以包括各种片上系统(SoC)，诸如多核处理器、图形处理单元(GPU)和应用程序处理器(AP)。

本实施例的核1110可以是用于对从外部设备输入的数据执行算术逻辑运算的部分，并且可以包括存储器1111、运算组件1112和控制器1113。

存储器1111可以是处理器寄存器、寄存器等，可以将数据储存处理器1100中，可以包括数据寄存器、地址寄存器、浮点寄存器等，并且还可以包括各种寄存器。存储器1111可以暂时储存地址，其中在该地址处储存用于在运算组件1112中执行运算的数据、执行结果的数据以及用于该执行的数据。运算组件1112可以是处理器1100中执行运算的部分，并且可以根据通过对控制器1113的指令进行解码而获得的结果来执行各种算术运算、逻辑运算等。运算组件1112可以包括一个或更多个算术和逻辑单元(ALU)等。控制器1113可以从诸如存储器1111、运算组件1112和处理器1100的外部设备接收信号，执行对指令的提取或解码，控制处理器1000等的信号输入/输出，以及运行由程序指示的处理。

高速缓冲存储器1120暂时储存数据以补偿在高速运行的核1110与低速运行的外部设备之间的数据处理速度差异。高速缓冲存储器1120可以包括主储存器部1121、次级储存器部1122和第三级储存器部1123。通常，高速缓冲存储器1120包括主储存器部1121和次级储存器部1122，并且在需要高容量时可以包括第三级储存器部1123。高速缓冲存储器1120可以根据需要而包括更多个储存器部。即，包括在高速缓冲存储器1120中的储存器部的数量可以根据设计而变化。在此，用于在主储存器部1121、次级储存器部1122和第三级储存器部1123中储存和区分数据的处理速度可以相同或不同。当每个储存器部的处理速度不同时，主储存器部1121的速度可以是最快的。高速缓冲存储器1120的主储存器部1121、次级储存器部1122和第三级储存器部1123中的一个或更多个可以包括上述半导体器件的一个或更多个实施例。例如，高速缓冲存储器1120可以包括上述电子设备的一个或更多个实施例。例如，高速缓冲存储器1120可以包括硫族化物材料，所述硫族化物材料包括锗(Ge)、砷(As)、硒(Se)和第13族元素，并且包括0.5at％至10at％的第13族元素。

图6示出了在高速缓冲存储器1120中配置所有的主储存器部1121、次级储存器部1122和第三级储存器部1123的情况。然而，所有的主储存器部1121、次级储存器部1122和第三级储存器部1123可以配置在核1110的外部并且补偿在核1110与外部设备之间的处理速度差异。或者，可以将高速缓冲存储器1120的主储存器部1121设置在核1110内部，而可以将次级储存器部1122和第三级储存器部1123配置在核1110外部，从而可以进一步增强补偿处理速度差异的功能。或者，主储存器部1121和次级储存器部1122可以位于核1110内部，而第三级储存器部1123可以位于核1110外部。

总线接口1130连接核1110、高速缓冲存储器1120和外部设备，以便有效地传输数据。

根据本实施例的处理器1100可以包括多个核1110，并且多个核1110可以共享高速缓冲存储器1120。多个核1110和高速缓冲存储器1120可以彼此直接连接或者可以通过总线接口1130彼此连接。多个核1110中的所有核可以配置成与上述核等同。当处理器1100包括多个核1110时，对应于多个核1110的数量，可以将高速缓冲存储器1120的主储存器部1121配置在各个核1110中，并且可以将次级储存器部1122和第三级储存器部1123配置在通过总线接口1130共享的多个核1110的外部。在此，主储存器部1121的处理速度可以比次级储存器部1122和第三级储存器部1123的处理速度更快。在另一个实施例中，对应于多个核1110的数量，可以将主储存器部1121和次级储存器部1122配置在各个核1110中，并且可以将第三级储存器部1123配置在通过总线接口1130共享的多个核1110的外部。

根据本实施例的处理器1100可以包括：储存数据的嵌入式存储器1140；可以与外部设备以有线方式或无线方式发送和接收数据的通信模块1150；驱动外部储存器件的存储器控制器1160；介质处理器1170，其处理从外部输入设备输入的并由处理器1100处理的数据，并将处理后的数据输出至外部接口设备等。另外，处理器1100还可以包括多个模块和设备。在这种情况下，多个添加模块可以通过总线接口1130与核1110和高速缓冲存储器1120交换数据。

在此，嵌入式存储器1140可以包括非易失性存储器以及易失性存储器。易失性存储器可以包括动态随机存取存储器(DRAM)、移动DRAM、静态随机存取存储器(SRAM)、执行与这些存储器的功能类似的功能的存储器等。非易失性存储器可以包括只读存储器(ROM)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)、执行与这些存储器的功能类似的功能的存储器等。

通信模块1150可以包括：能够与有线网络连接的模块，能够与无线网络连接的模块，以及能够与有线网络连接的模块和能够与无线网络连接的模块两者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)等，作为通过传输线发送和接收数据的各种设备。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(WIBRO)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)等，作为无需传输线即可发送和接收数据的各种设备。

存储器控制器1160用于处理和管理在处理器1100与根据不同通信标准操作的外部储存器件之间传输的数据。存储器控制器1160可以包括各种存储器控制器，例如，控制以下部件的控制器：集成电子设备(IDE)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、独立盘冗余阵列(RAID)、固态盘(SSD)、外部SATA(eSATA)、个人计算机存储卡国际协会(PCMCIA)、通用串行总线(USB)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪存储器(CF)卡等。

介质处理器1170可以处理由处理器1100处理过的数据以及从外部输入设备作为图像、语音和其他格式输入的数据，并且可以将数据输出到外部接口设备。介质处理器1170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高清音频(HD音频)、高清多媒体接口(HDMI)控制器等。

图7是根据本公开的实施例的实现存储器件的系统的配置图。

参考图7，系统1200是处理数据的设备，并且可以执行输入、处理、输出、通信、储存等，以便对数据执行一系列操作。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230、接口设备1240等。本实施例的系统1200可以是使用处理器操作的各种电子系统，诸如计算机、服务器、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、数字音乐播放器、便携式多媒体播放器(PMP)、照相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理(telematics)、视听系统、智能电视等。

处理器1210可以控制输入命令的分析、对储存在系统1200中的数据的运算、比较等的处理。处理器1210可以包括微处理器单元(MPU)、中央处理单元(CPU)、单/多核处理器、图形处理单元(GPU)、应用程序处理器(AP)、数字信号处理器(DSP)等。

主存储器件1220是能够在运行程序时移动、储存和运行来自辅助存储器件1230的程序代码或数据的存储空间。即使关闭电源，也可以保留所储存的内容。主存储器件1220可以包括上述电子设备的一个或更多个实施例。例如，主存储器件1220可以包括硫族化物材料，所述硫族化物材料包括锗(Ge)、砷(As)、硒(Se)和第13族元素，并且包括0.5at％至10at％的第13族元素。结果，可以改善系统1200的操作特性。

此外，主存储器件1220还可以包括易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，其中所述易失性存储器类型中的所有内容在关闭电源时被擦除。或者，主存储器件1220可以不包括上述实施例的半导体器件，并且可以还包括易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，其中所述易失性存储器类型中的所有内容在关闭电源时被擦除。

辅助存储器件1230是指用于储存程序代码或数据的存储器件。辅助存储器件1230比主存储器件1220慢，但是可以储存大量数据。辅助存储器件1230可以包括上述电子设备的一个或更多个实施例。例如，辅助存储器件1230可以包括硫族化物材料，所述硫族化物材料包括锗(Ge)、砷(As)、硒(Se)和第13族元素，并且包括0.5at％至10at％的第13族元素。结果，可以改善系统1200的操作特性。

此外，辅助存储器件1230还可以包括数据储存系统(参考图8的1300)，诸如利用磁性的磁带、磁盘、利用光的激光盘、利用磁性和光的磁光盘、固态盘(SSD)、通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑型快闪存储器(CF)卡。或者，辅助存储器件1230可以不包括上述实施例的半导体器件，并且可以包括数据储存系统(参考图8的1300)，诸如利用磁性的磁带、磁盘、利用光的激光盘、利用磁性和光的磁光盘、固态盘(SSD)、通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑型快闪存储器(CF)卡。

接口设备1240可以用于在本实施例的系统1200与外部设备之间交换指令、数据等。接口设备1240可以是小键盘、键盘、鼠标、扬声器、麦克风、显示器、各种人机交互设备(HID)、通信设备等。通信设备可以包括能够与有线网络连接的模块、能够与无线网络连接的模块、以及能够与有线网络连接的模块和能够与无线网络连接的模块两者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)等，作为通过传输线发送和接收数据的各种设备。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(WIBRO)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)等，作为无需传输线即可发送和接收数据的各种设备。

图8是根据本公开实施例的实现存储器件的数据储存系统的配置图。

参考图8，数据储存系统1300可以包括：具有非易失性特性、作为用于储存数据的配置的储存器件1310，控制储存器件1310的控制器1320，用于与外部设备连接的接口1330，以及用于暂时储存数据的暂时储存器件1340。数据储存系统1300可以是：盘类型，诸如硬盘驱动器(HDD)、光盘只读存储器(CDROM)、数字通用盘(DVD)和固态盘(SSD)；以及卡类型，诸如通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑型快闪存储器(CF)卡。

储存器件1310可以包括半永久性地储存数据的非易失性存储器。在此，非易失性存储器可以包括只读存储器(ROM)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。

控制器1320可以控制储存器件1310和接口1330之间的数据交换。为此，控制器1320可以包括处理器1321，该处理器1321执行对从数据储存系统1300外部通过接口1330输入的命令进行处理的操作等。

接口1330用于在数据储存系统1300与外部设备之间交换指令、数据等。当数据储存系统1300是卡时，接口1330可以与诸如以下设备中使用的接口兼容：通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)以及紧凑型快闪存储器(CF)卡，或者可以与类似于这些设备的设备中使用的接口兼容。当数据储存系统1300是盘类型时，接口1330可以与以下接口兼容：诸如集成电子设备(IDE)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、外部SATA(eSATA)、个人计算机存储卡国际协会(PCMCIA)和通用串行总线(USB)，或者可以与类似于这些接口的接口兼容。接口1330可以与具有不同类型的一个或更多个接口兼容。

暂时储存器件1340可以暂时地储存数据，以便根据接口与外部设备、控制器和系统的多样化和高性能来有效地在接口1330与储存器件1310之间传输数据。暂时储存器件1340可以包括上述电子设备的一个或更多个实施例。例如，暂时储存器件1340可以包括硫族化物材料，硫族化物材料包括锗(Ge)、砷(As)、硒(Se)和第13族元素，并且包括0.5at％至10at％的第13族元素。因此，可以改善暂时储存器件1340的操作特性。结果，可以改善数据储存系统1300的操作特性。

图9是根据本公开实施例的实现存储器件的存储系统的配置图。

参考图9，存储系统1400可以包括：具有非易失性特性、作为用于储存数据的配置的存储器1410，控制存储器1410的存储器控制器1420，用于与外部设备连接的接口1430，等。存储系统1400可以是诸如固态盘(SSD)的盘类型，并且可以是卡类型，诸如通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)以及紧凑型快闪存储器(CF)卡。

储存数据的存储器1410可以包括上述电子设备的一个或更多个实施例。例如，存储器1410可以包括硫族化物材料，所述硫族化物材料包括锗(Ge)、砷(As)、硒(Se)和第13族元素，并且包括0.5at％至10at％的第13族元素。因此，可以改善存储器1410的操作特性。结果，可以改善存储系统1400的操作特性。

次外，本实施例的存储器可以包括具有非易失特性的只读存储器(ROM)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。

存储器控制器1420可以控制存储器1410与接口1430之间的数据交换。为此，存储器控制器1420可以包括处理器1421，所述处理器1421用于处理和操作从存储系统1400外部通过接口1430输入的命令。

接口1430用于在存储系统1400与外部设备之间交换指令、数据等。接口1430可以与诸如以下设备中使用的接口兼容：通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑型快闪存储器(CF)卡，或可以与类似于这些设备的设备中使用的接口兼容。接口1430可以与具有不同类型的一个或更多个接口兼容。

本实施例的存储系统1400还可以包括缓冲存储器1440，所述缓冲存储器1440用于根据接口与外部设备、存储器控制器和存储系统的多样化和高性能来有效地在接口1430与存储器1410之间传输数据的输入/输出。暂时储存数据的缓冲存储器1440可以包括上述电子设备的一个或更多个实施例。例如，缓冲存储器1440可以包括硫族化物材料，所述硫族化物材料包括锗(Ge)、砷(As)、硒(Se)和第13族元素，并且包括0.5at％至10at％的第13族元素。结果，可以改善存储系统1400的操作特性。

另外，本实施例的缓冲存储器1440还可以包括具有易失性特性的静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)以及具有非易失性特性的只读存储器(ROM)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)和磁性随机存取存储器(MRAM)等。或者，缓冲存储器1440可以不包括上述实施例的半导体器件，并且可以包括具有易失性特性的静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)以及具有非易失性特性的只读存储器(ROM)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移转矩随机存取存储器(STTRAM)和磁性随机存取存储器(MRAM)等。

尽管本公开的详细描述描述了特定实施例，但是在不脱离本公开的范围和技术精神的情况下，可以进行各种改变和修改。因此，本公开的范围不应当限于上述实施例，并且应当由本公开的权利要求的等同物以及所附权利要求来确定。