一种基于PCIe的HDLC控制器的FPGA芯片

摘要

本发明公开了一种基于PCIe的HDLC控制器的FPGA芯片，HDLC控制器采用FPGA实现，FPGA包括包括HDLC协议传输单元、数据缓存单元和主控单元；HDLC协议传输单元包括HDLC数据发送模块和HDLC数据接收模块；HDLC控制器工作时包括以下步骤：(1)HDLC控制模块中断信号申请上位机相应,其中PCIe与上位机、HDLC控制器相连，用于将内部总线行为转换到PCIe总线行为；(2)FPGA为转换芯片，将PCIe总线转成多路相互独立的E1通讯；本发明的有益效果是，能够替代ASIC芯片在HDLC控制器中的使用，使用效果好，并且能够支持多路相互独立的通讯，通信方式更佳，能够在不耽误工作的前提下，多路通讯不同的内容。

说明书

技术领域

本发明涉及FPGA芯片技术领域，特别是一种基于PCIe的HDLC控制器的FPGA芯片。

背景技术

HDLC协议是通信领域中应用最广泛的协议之一,它是面向bit的高级数据链路控制规程，具有差错检测功能强大、高效和同步传输的特点,HDLC控制器目前使用的是ASIC芯片，但是该芯片存在开发时间长的缺陷，并且芯片在使用过程中一旦出现技术缺陷，该缺陷解决起来也比较困难；

鉴于上述情况，有必要对现有的HDLC控制器的使用芯片加以改进，使其能够适应现在对HDLC控制器正常使用的需要。

发明内容

由于目前HDLC控制器使用的芯片通常为ASIC芯片，该芯片虽然能够达到相关目的，但是其存在开发时间长以及检修困难的问题，因此我们在现有技术缺陷的基础上设计了一种FPGA芯片，能够解决HDLC控制器的功能，并且能够支持多路相互独立的通讯，便于人们进行使用。

实现上述目的本发明的技术方案为，一种基于PCIe的HDLC控制器的FPGA芯片，HDLC控制器采用FPGA实现，FPGA包括包括HDLC协议传输单元、数据缓存单元和主控单元；HDLC协议传输单元包括HDLC数据发送模块和HDLC数据接收模块；HDLC控制器工作时包括以下步骤：

(1)HDLC控制模块中断信号申请上位机相应,其中PCIe与上位机、HDLC控制器相连，用于将内部总线行为转换到PCIe总线行为；

(2)FPGA为转换芯片，将PCIe总线转成多路相互独立的E1通讯。

对本技术方案的进一步补充，FPGA芯片工作包括以下步骤：首先通过HDLC协议传输单元实现DMA访问，然后通过数据缓存单元能够接收或取出数据；接着数据通过bit处理，转成多路相互独立的通讯，然后时隙映射，最后串口发送。

对本技术方案的进一步补充，步骤(2)中，FPGA能够将PCIe总线转成4路相互独立的E1通讯。

对本技术方案的进一步补充，FPGA采用紫光同传的28ns制程的logos2。

对本技术方案的进一步补充，FPGA采用Xilinx的A7系列。

其有益效果在于，能够替代ASIC芯片在HDLC控制器中的使用，使用效果好，并且能够支持多路相互独立的通讯，通信方式更佳，能够在不耽误工作的前提下，多路通讯不同的内容；采用模块化设计，使得各模块移植到新的总线接口上更简单，重复使用起来更为方便。

附图说明

图1是本发明的整体工作流程示意图；

图2是本发明FPGA芯片工作流程示意图；

具体实施方式

目前由于市场上正常使用HDLC控制器时通常应用的是ASIC的芯片，但是该种芯片使用起来一些缺陷，比如开发时间长，并且维修困难，通讯只能单路，人们使用起来较为不便，因此我们设计了一种基于PCIe的HDLC控制器的FPGA芯片，能够支持多路相互独立的通讯，通信方式更佳。

为了便于本领域技术人员对本技术方案更加清楚，下面将详细阐述本发明的技术方案：一种基于PCIe的HDLC控制器的FPGA芯片，HDLC控制器采用FPGA实现，目前人们对于FPGA常采用的是Xilinx的A7系列，使用效果比较好，但是该系列是国外技术，并且是长期垄断的过程；为了在不影响HDLC控制器的正常使用时，我们设计了一种新型的FPGA芯片，其能够替代国外的技术，并且避免国外FPGA的垄断，即FPGA采用紫光同传的28ns制程的logos2，能够基本实现国外FPGA芯片的技术，不影响HDLC的正常使用；FPGA包括包括HDLC协议传输单元、数据缓存单元和主控单元；HDLC协议传输单元包括HDLC数据发送模块和HDLC数据接收模块；HDLC控制器工作时包括以下步骤：

(1)HDLC控制模块中断信号申请上位机相应,其中PCIe与上位机、HDLC控制器相连，用于将内部总线行为转换到PCIe总线行为；

(2)FPGA为转换芯片，将PCIe总线转成多路相互独立的E1通讯。

对本技术方案的进一步补充，FPGA芯片工作包括以下步骤：首先通过HDLC协议传输单元实现DMA访问，然后通过数据缓存单元能够接收或取出数据；接着数据通过bit处理，转成多路相互独立的通讯，然后时隙映射，最后串口发送。

对本技术方案的进一步补充，步骤(2)中，FPGA能够将PCIe总线转成4路相互独立的E1通讯。

上述技术方案仅体现了本发明技术方案的优选技术方案，本技术领域的技术人员对其中某些部分所可能做出的一些变动均体现了本发明的原理，属于本发明的保护范围之内。