一种基于锁相环注入的晶体振荡器电路

摘要

本发明涉及一种基于锁相环注入的晶体振荡器电路，采用快速锁定的数字锁相环，首先，将数控振荡器的输出注入晶体，实现第一步能量注入，然后，将晶体振荡器用作锁相环的参考时钟，从而将数控振荡器的频率和相位锁定为晶体振荡器的频率和相位，再对晶体进行第二步能量注入，使晶体在短时间内快速起振，在保证低功耗的前提下，实现较大的输出摆幅和较好的相位噪声，解决了传统振荡器注入频率不准的问题。

说明书

技术领域

本发明涉及一种基于锁相环注入的晶体振荡器电路，属于集成电路技术领域。

背景技术

随着物联网技术的迅猛发展，可穿戴设备、传感器节点等被广泛的运用于军事、生物医学和环境检测等各个领域中。这些设备和传感器节点一般采用电池供电，由于受到设备尺寸大小和电池技术的约束，为了降低这类芯片的功耗，系统往往周期性工作，并且长时间处于睡眠模式，仅当需要传输或者接收数据时才会进行唤醒，其中包括芯片的时钟电路。晶体振荡器因为稳定的频率特性，常作为芯片的时钟源，但晶体振荡器稳定起振需要数百微秒的时间，这段时间内芯片处于上电等待状态。起振时间越长，等待状态浪费的能耗越大。在整个系统中，晶体振荡器的启动时间主导了整个系统的延时，最后导致循环周期内能耗的增加，这会显著降低循环周期的能效比。综上所述，实现减少晶体振荡器的启动时间具有重要意义。

近几年来，针对快速启动的晶体振荡器已经有不少的研究。通过选择有利于短启动时间的晶体谐振器参数可以降低晶振的启动时间，但这会对晶振稳定振荡性能产生不利影响。例如，具有较低品质因数的晶体将具有较小的启动时间，但会降低晶振的频率稳定性和相位噪声性能。采用恒定频率注入能量来有效地加速晶体振荡器起振的方法，要求环形振荡器的频率必须和晶振的频率一致，且必须不受PVT的影响。但众所周知环形振荡器的振荡频率非常容易受到PVT的影响，因此需要花费很大的代价来设计一个不受PVT影响的环形振荡器，导致电路面积很大。通过CI（Chirp-Injection）的方法，改善了注入振荡器需要进行修调的缺点。在起振阶段，CI会产生一个CI信号，该信号将频率从高频扫描到低频，在该频率范围内，CI信号相当于一个大带宽信号，用于覆盖由于工艺以及电源电压、温度引起的频率变化。当注入频率和晶体振荡器的频率相匹配时，CI瞬间对晶体进行充电，但是在CI阶段会造成大量能量的浪费。

发明内容

本发明所要解决的技术问题是提供一种快速起振的晶体振荡器电路，在降低功耗的同时，具有高频率稳定性、大输出摆幅、高相位噪声性能。

本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种基于锁相环注入的晶体振荡器电路，包括晶体、放大器、第七开关SW7、第八开关SW8、数字锁相环；所述晶体的一端CRYSTALP与放大器的输入端、第八开关SW8的输出端相连接；所述晶体的另一端CRYSTALN分别与放大器的输出端、第七开关SW7的输出端、数字锁相环的输入端相连接；所述第七开关SW7的输入端和第八开关SW8的输入端分别与数字锁相环的输出端相连接。

作为本发明的一种优选技术方案：所述数字锁相环包括时间数字转换器、数字环路滤波器、数控振荡器、第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4、第五开关SW5、第六开关SW6，其中：

所述第一开关SW1的输入端接电源VDD，其输出端与时间数字转换器的电源端相连 接；所述第二开关SW2的输入端接时间数字转换器的接地端，其输出端与地GND相连接；所述 第三开关SW3的输入端接电源VDD，输出端与数字环路滤波器的电源端相连接；所述第四开 关SW4的输入端接数字环路滤波器的接地端，输出端与地GND相连接；所述第五开关SW5的输 入端接电源VDD，其输出端与数控振荡器的电源端相连接；所述第六开关SW6的输入端接数 控振荡器的接地端，输出端与地GND相连接；所述时间数字转换器的一个参考时钟输入端 REF接放大器的输出端；所述时间数字转换器的另一个输入端FB与第七开关SW7的输入端、 数控振荡器的差分振荡信号输出端VINJ1相连接；所述时间数字转换器的输出端

作为本发明的一种优选技术方案：外接能量注入控制信号

作为本发明的一种优选技术方案：外接锁相环使能信号

将晶体的起振过程总共分为五个阶段，依次为：电源上电前阶段、第一步能量注入 阶段TINJ1、数字锁相环快速锁相阶段TPLL、第二步能量注入阶段TINJ2、晶体稳定振荡阶 段。上电使能信号START是在电源上电前阶段维持低电平，电源上电后在第一步能量注入阶 段TINJ1、数字锁相环快速锁相阶段TPLL、第二步能量注入阶段TINJ2都维持高电平，在第二 步能量注入阶段TINJ2结束后从高电平变为晶体稳定振荡阶段持续低电平的控制信号；锁 相环使能信号

作为本发明的一种优选技术方案：电源上电前阶段，上电使能信号START、能量注 入控制信号

本发明所述一种基于锁相环注入的晶体振荡器电路采用以上技术方案与现有技术相比，具有以下技术效果：本发明涉及一种基于锁相环注入的晶体振荡器电路，采用快速锁定的数字锁相环，首先，将数控振荡器的输出注入晶体，实现第一步能量注入；然后，将晶体振荡器用作锁相环的参考时钟，从而将数控振荡器的频率和相位锁定为晶体振荡器的频率和相位，再对晶体进行第二步能量注入，使晶体在短时间内快速起振，在保证低功耗的前提下，实现较大的输出摆幅和较好的相位噪声，解决了传统振荡器注入频率不准的问题。

附图说明

图1是本发明所设计基于锁相环注入的晶体振荡器电路的电路框图；

其中，1为数字锁相环。

具体实施方式

下面结合说明书附图对本发明的具体实施方式作进一步详细的说明。

如图1所示，本发明所设计的一种基于锁相环注入的晶体振荡器电路，包括晶体、放大器、第七开关SW7、第八开关SW8、数字锁相环1；所述晶体的一端CRYSTALP与放大器的输入端、第八开关SW8的输出端相连接；所述晶体的另一端CRYSTALN与放大器的输出端、第七开关SW7的输出端、数字锁相环的参考时钟输入端REF相连接；所述第七开关SW7的输入端与数字锁相环的差分振荡信号输出端VINJ1相连接；所述第八开关SW8的输入端与数字锁相环的差分振荡信号输出端VINJ2相连接。

本发明所设计的基于锁相环注入的晶体振荡器电路在实际的应用过程中，所述数字锁相环1包括时间数字转换器、数字环路滤波器、数控振荡器、第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4、第五开关SW5、第六开关SW6，其中：

所述第一开关SW1连入电源VDD与时间数字转换器之间，输入端接电源VDD，输出端 与时间数字转换器的电源端相连接；所述第二开关SW2连入时间数字转换器与地GND之间， 输入端接时间数字转换器的接地端，输出端与地GND相连接；所述第三开关SW3连入电源VDD 与数字环路滤波器之间，输入端接电源VDD，输出端与数字环路滤波器的电源端相连接；所 述第四开关SW4连入数字环路滤波器与地GND之间，输入端接数字环路滤波器的接地端，输 出端与地GND相连接；所述第五开关SW5连入电源VDD与数控振荡器之间，输入端接电源VDD， 输出端与数控振荡器的电源端相连接；所述第六开关SW6连入数控振荡器与地GND之间，输 入端接数控振荡器的接地端，输出端与地GND相连接；所述时间数字转换器的一个参考时钟 输入端REF接放大器的输出端；所述时间数字转换器的另一个输入端FB与第七开关SW7的输 入端、数控振荡器的差分振荡信号输出端VINJ1相连接；所述时间数字转换器的输出端

本发明所设计的基于锁相环注入的晶体振荡器电路在实际的应用过程中，使用三 路控制信号对开关的闭合和断开进行控制，外接能量注入控制信号

本发明所设计的基于锁相环注入的晶体振荡器电路在实际的应用过程中，针对三 路控制信号的高低电平状态进行了设计，将晶体的起振过程总共分为五个阶段，依次为：电 源上电前阶段、第一步能量注入阶段TINJ1、数字锁相环快速锁相阶段TPLL、第二步能量注 入阶段TINJ2、晶体稳定振荡阶段。上电使能信号START是在电源上电前阶段维持低电平，电 源上电后在第一步能量注入阶段TINJ1、数字锁相环快速锁相阶段TPLL、第二步能量注入阶 段TINJ2都维持高电平，在第二步能量注入阶段TINJ2结束后从高电平变为晶体稳定振荡阶 段持续低电平的控制信号；锁相环使能信号

电源上电前阶段，上电使能信号START、能量注入控制信号

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。