基于反相器的低噪声放大器、接收器与电子设备

摘要

本发明提供了一种基于反相器的低噪声放大器、接收器与电子设备，其中的低噪声放大器，包括：第一反相器、第二反相器与第三反相器；所述第一反相器的输入端直接或间接连接信号接收端，所述第一反相器的输出端连接所述第二反相器的输入端，所述第二反相器的输出端连接所述第三反相器的输入端，所述第二反相器的输出端与所述第三反相器的输出端连接混频器，以向所述混频器输出差分信号，所述第一反相器、所述第二反相器与所述第三反相器均为CMOS反相器。

说明书

技术领域

本发明涉及信号处理领域，尤其涉及一种基于反相器的低噪声放大器、接收器与电子设备。

背景技术

为了支持在低于6GHz频段工作的蜂窝系统中数据速率的指数增长，已经在电子设备(例如移动终端)中引入了利用并行接收器的技术，例如载波聚合和多输入多输出(MIMO，Multiple-Input Multiple-Output)。为了节省引脚数和电路板空间，电子设备(例如移动终端)通常会采用单端输入接收器。但是，为了增强对共模噪声和干扰的抑制能力，需在接收器的信号链中将射频信号(即RF信号)尽早转换为差分信号。

现有相关技术中，会在低噪声放大器(LNA，Low-Noise Amplifier)的后端所连接的混频器中(或其他电路位置)设置片上变压器(用作不平衡变压器)，以实现出色的线性度和差分对称性。可见，对于低噪声放大器来说，其输入与输出的信号均非差分信号，进而不利于尽早将信号转换为差分信号。同时，放置片上变压器(用作不平衡变压器)来将信号转换为差分信号的手段还会带来带宽的限制。

现有相关技术中，低噪声放大器中通常采用CG-CS(共栅-共源)拓扑结构，为了实现低噪声，CS(共源)输出处的电流信号比CG(共栅)输出处的电流要大得多，进而，会导致信号不平衡和高偶数失真。

可见，现有相关技术中的低噪声放大器无法转换形成差分信号，偏上变压器的转换方式会带来带宽的限制，且共栅共源结构的低噪声放大器还易于产生信号不平衡、失真等缺点。

发明内容

本发明提供一种基于反相器的低噪声放大器、接收器与电子设备，以解决低噪声放大器无法转换形成差分信号、易于产生信号不平衡、失真，以及片上变压器的使用将带来带宽限制等问题。

根据本发明的第一方面，提供了一种基于反相器的低噪声放大器，包括：第一反相器、第二反相器与第三反相器，所述第一反相器的输入端直接或间接连接信号接收端，所述第一反相器的输出端连接所述第二反相器的输入端，所述第二反相器的输出端连接所述第三反相器的输入端，所述第二反相器的输出端与所述第三反相器的输出端连接混频器，以向所述混频器输出差分信号，所述第一反相器、所述第二反相器与所述第三反相器均为CMOS反相器。

可选的，所述的基于反相器的低噪声放大器，还包括差分至单端反馈模块，所述差分至单端反馈模块的输入侧分别连接所述第二反相器的输出端与所述第三反相器的输出端，所述差分至单端反馈模块的输出端直接或间接连接至所述第一反相器的输入端；

所述差分至单端反馈模块，用于：将所述差分信号转化为单端信号，并将所述单端信号反馈至所述第一反相器的输入端与所述信号接收端之间。

可选的，所述差分至单端反馈模块包括：第一反馈NMOS管、第二反馈NMOS管；

所述第一反馈NMOS管的漏极连接对应的电源端，所述第一反馈NMOS管的源极与所述第二反馈NMOS管的漏极直接或间接连接至所述第一反相器的输入端，所述第二反馈NMOS管的源极接地，所述第一反馈NMOS管的栅极通过第一反馈电容连接至所述第三反相器的输出端，所述第二反馈NMOS管的栅极通过第二反馈电容连接至所述第二反相器的输出端。

可选的，所述差分至单端反馈模块的输出端经反馈电阻连接至所述第一反相器与所述信号接收端之间。

可选的，所述的基于反相器的低噪声放大器，还包括第一辅助反相器与第二辅助反相器；所述第一辅助反相器与所述第二辅助反相器均为CMOS反相器；

所述第一辅助反相器的输入端连接所述第二反相器的输入端，所述第一辅助反相器的输出端连接所述第二反相器的输出端，所述第二辅助反相器的输入端连接所述第三反相器的输入端，所述第二辅助反相器的输出端连接所述第三反相器的输出端；

所述第一辅助反相器与所述第二辅助反相器工作于弱反型区，所述第二反相器与所述第三反相器工作于强反型区。

可选的，所述第一辅助反相器包括：两个第一辅助电容、第一辅助PMOS管与第一辅助NMOS管；

所述两个第一辅助电容的第一端均直接或间接连接所述第二反相器的输入端，其中一个第一辅助电容的第二端连接所述第一辅助PMOS管的栅极，另一个第一辅助电容的第二端连接所述第一辅助NMOS管的栅极，所述第一辅助PMOS管的源极连接对应的电源，所述第一辅助PMOS管的漏极与所述第一辅助NMOS管的漏极均连接至所述第二反相器的输出端，所述第一辅助NMOS管的源极直接或间接接地；

所述第二辅助反相器包括：两个第二辅助电容、第二辅助PMOS管与第二辅助NMOS管；

所述两个第二辅助电容的第一端均直接或间接连接所述第三反相器的输入端，其中一个第二辅助电容的第二端连接所述第二辅助PMOS管的栅极，另一个第二辅助电容的第二端连接所述第二辅助NMOS管的栅极，所述第二辅助PMOS管的源极连接对应的电源，所述第二辅助PMOS管的漏极与所述第二辅助NMOS管的漏极均连接至所述第三反相器的输出端，所述第一辅助NMOS管的源极直接或间接接地。

可选的，所述第一反相器包括两个第一电容、第一PMOS管与第一NMOS管；

所述两个第一电容的第一端均直接或间接连接所述信号接收端，其中一个第一电容的第二端连接所述第一PMOS管的栅极，另一个第一电容的第二端连接所述第一NMOS管的栅极，所述第一PMOS管的源极连接第一电源，所述第一PMOS管的漏极与所述第一NMOS管的漏极均连接至所述第二反相器的输入端，所述第一NMOS管的源极直接或间接接地；所述第一PMOS管的栅极与漏极之间连接有第一偏置电阻。

可选的，所述第二反相器包括两个第二电容、第二PMOS管与第二NMOS管；

所述两个第二电容的第一端均直接或间接连接所述第一反相器的输出端，其中一个第二电容的第二端连接所述第二PMOS管的栅极，另一个第二电容的第二端连接所述第二NMOS管的栅极，所述第二PMOS管的源极连接第二电源，所述第二PMOS管的漏极与所述第二NMOS管的漏极均连接至所述第三反相器的输入端，所述第二NMOS管的源极直接或间接接地；所述第二PMOS管的栅极与漏极之间连接有第二偏置电阻。

可选的，所述第三反相器包括两个第三电容、第三PMOS管与第三NMOS管；

所述两个第三电容的第一端均直接或间接连接所述第二反相器的输出端，其中一个第三电容的第二端连接所述第三PMOS管的栅极，另一个第三电容的第二端连接所述第三NMOS管的栅极，所述第三PMOS管的源极连接第三电源，所述第三PMOS管的漏极与所述第三NMOS管的漏极均连接至所述混频器的输入侧，所述第三NMOS管的源极直接或间接接地；所述第三PMOS管的栅极与漏极之间连接有第三偏置电阻。

根据本发明的第二方面，提供了一种接收器，包括第一方面及其可选方案涉及的基于反相器的低噪声放大器。

可选的，所述的接收器，还包括连接于所述第二反相器输出端与所述第三反相器输出端的混频器。

根据本发明的第三方面，提供了一种电子设备，包括第一方面及其可选方案涉及的基于反相器的低噪声放大器。

本发明提供的基于反相器的低噪声放大器、接收器与电子设备中，利用三个CMOS反相器，可形成两次反相后的信号与三次反相后的信号，进而，第二反相器与第三反相器的输出信号可及时形成差分信号，从而在信号接收的线路中尽早地将射频信号转换为了差分信号，增强了对共模噪声和干扰的抑制能力。

同时，相较于放置片上变压器(用作不平衡变压器)来将信号转换为差分信号的手段，本发明在信号放大器中利用反相器实现差分信号的手段，可避免使用片上变压器，从而避免了因此而带来的带宽限制，保障了较佳的带宽水平。

此外，本发明基于CMOS反相器的信号放大作用，采用反相器实现了信号放大，避免了采用CG-CS(共栅-共源)拓扑结构实现信号放大，进而，避免了因此而带来的信号不平衡和高偶数失真，可见，相较于现有相关技术中的CG-CS(共栅-共源)拓扑结构，本发明所提供的低噪声放大器可具有较佳的信号平衡与较低的失真。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中低噪声放大器的构造示意图一；

图2是一种无法输出差分信号的低噪声放大器的电路示意图；

图3是本发明一实施例中低噪声放大器的构造示意图二；

图4是本发明一实施例中低噪声放大器的构造示意图三；

图5是本发明一实施例中低噪声放大器的构造示意图四；

图6是本发明一实施例中低噪声放大器的构造示意图五；

图7是本发明一实施例中低噪声放大器的构造示意图六；

图8是本发明一实施例中低噪声放大器的电路示意图。

附图标记说明：

1-第一反相器；

2-第二反相器；

3-第三反相器；

4-差分至单端反馈模块；

5-第一辅助反相器；

6-第二辅助反相器；

Ma、Mb、Mc、Md-晶体管；

M11-第一PMOS管；M12-第一NMOS管；M21-第二PMOS管；M22-第二NMOS管；M31-第三PMOS管；M32-第三PMOS管；M41-第一反馈NMOS管；M42-第二反馈NMOS管；M51-第一辅助PMOS管；M52-第一辅助NMOS管；M61-第二辅助PMOS管；M62-第二辅助NMOS管；

C11、C12-第一电容；C21、C22-第二电容；C31、C32-第三电容；C41-第一反馈电容；C42-第二反馈电容；C51、C52-第一辅助电容；C61、C62-第二辅助电容；Cin-输入电容；C20、C30、CF、CA-电容；

Rb1-第一偏置电阻；Rb2-第二偏置电阻；Rb3-第三偏置电阻；R11、R21、R22、R31、R32、R41、R42、R51、R52、R61、R62、RF-电阻；Rf0-反馈电阻；

L0-输入电感。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。

下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

本发明实施例所涉及的低噪声放大器可应用于对接收到的信号进行低噪声功率放大的任意电路、设备，低噪声放大器可以为单独的芯片，也可以是芯片的一部分。

请参考图1，基于反相器的低噪声放大器，包括：三个反相器，分别为第一反相器1、第二反相器2与第三反相器3，所述第一反相器1的输入端直接或间接连接信号接收端(可理解为Rfin+端)，所述第一反相器1的输出端连接所述第二反相器2的输入端，所述第二反相器2的输出端连接所述第三反相器3的输入端，所述第二反相器2的输出端与所述第三反相器3的输出端连接混频器(未图示)，以向所述混频器输出差分信号。

其中的低噪声放大器，可表征为LNA，具体为Low-Noise Amplifier，其前端可直接或间接连接至天线，从而获取到天线所接收到的信号。低噪声放大器与天线之间所设置的器件、模块可例如以下至少之一(但也不限于此)：输入电容Cin、输入电感L0、射频开关、单刀双掷开关，以及其他用于滤波、放大、降噪等任意功能的器件或电路模块。

其中的第一反相器、第二反相器与第三反相器，具体为CMOS反相器。

其中的CMOS，具体指：Cornplementary MOS，CMOS反相器可理解为由成对的互补p沟道MOSFET(即PMOS管)与n沟道MOSFET(即NMOS管)所组成的结构。通过CMOS反相器，既可实现信号的反相，还可实现信号的放大。本领域任意已有的或改进的CMOS反相器，均可应用于本发明实施例，且只要形成了以上三个反相器的连接关系，就不脱离本发明实施例的范围。

对比于以上方案，以下将简单介绍一种无法输出差分信号的低噪声放大器：

请参考图2，晶体管Ma(PMOS管)与晶体管Mb(NMOS管)可形成CMOS结构，其中，两个晶体管的栅极可分别经电容连接至信号接收端(即RFin端)，RFin端还经输入电阻RF、输入电容CF连接至电容Ca的第一端，同时，晶体管Ma(PMOS管)的漏极与晶体管Mb(NMOS管)的源极也连接至电容Ca的第一端；晶体管Mc(NMOS管)与晶体管Md(NMOS管)可形成CS-FET(共源的场效应管)结构，进而利用晶体管Mc的漏极输出放大后的信号。

其中采用了具有CS配置的互补DS方法。晶体管Mb(NMOS管)和晶体管Ma(PMOS管)分别作为主晶体管和辅助晶体管工作，分别在强反型和弱反型时偏置。由于在Mb(NMOS管)和晶体管Ma(PMOS管)中跨导(gm)和二阶跨导(gm2)具有相同的符号，因此总跨导增大，而二阶相互作用(由二阶失真和反馈引起)减少。此外，由于晶体管Mb(NMOS管)和晶体管Ma(PMOS管)的三阶跨导(gm3)会因为不同的操作区域而具有不同的符号，所以晶体管Mb(NMOS管)的负三阶跨导被Mb(NMOS管)的正三阶跨导补偿。但是，由于每个晶体管(例如场效应管FET)中三阶跨导的正负特性不对称，因此，第一级所形成的CMOS结构输出中剩余的负三阶跨导随后将被第二级所形成的CS-FET结构补偿，该CS-FET结构在具有三阶跨导正特性的弱反型时被偏置，以扩大IMD3(即Intermodulation Distortion 3，可理解为三阶交调失真)抵消窗口。低噪声放大器的最终三阶失真可以在有限的偏置电压范围内得到改善，此外，在此基础上，可采用尺寸有效的带开关变压器来实现低噪声放大器(即LNA)与混频器(例如I/Q差分混频器)之间的单端到差分的转换。

为了实现低噪声，CS(共源)输出处的电流信号比CG(共栅)输出处的电流要大得多，从而导致信号不平衡和高偶数失真。而且CG(共栅)级偏置需要一个片上电流源或一个大的片外电感器，该电流源会降低噪声。

可见，本发明实施例采用了完全不同的电路构造兼顾实现了信号放大，以及单端到差分的转换。

进而，图1，以及图3至图8所示的方案中，利用三个CMOS反相器，可形成两次反相后的信号与三次反相后的信号，进而，第二反相器与第三反相器的输出信号可及时形成差分信号，从而在信号接收的线路中尽早地将射频信号转换为了差分信号，增强了对共模噪声和干扰的抑制能力。

同时，相较于放置片上变压器(用作不平衡变压器)来将信号转换为差分信号的手段，本发明在信号放大器中利用反相器实现差分信号的手段，可避免使用片上变压器，从而避免了因此而带来的带宽限制，保障了较佳的带宽水平。

此外，本发明基于CMOS反相器的信号放大作用，采用反相器实现了信号放大，避免了采用CG-CS(共栅-共源)拓扑结构实现信号放大，进而，避免了因此而带来的信号不平衡和高偶数失真，可见，相较于现有相关技术中的CG-CS(共栅-共源)拓扑结构，本发明所提供的低噪声放大器可具有较佳的信号平衡与较低的失真。

其中一种实施方式中，请参考图3，所述第一反相器1包括两个第一电容(即第一电容C11与第一电容C12)、第一PMOS管M11与第一NMOS管M12。

所述两个第一电容(即第一电容C11与第一电容C12)的第一端均直接或间接连接所述信号接收端Rfin+端，其中一个第一电容C11的第二端连接所述第一PMOS管M11的栅极，另一个第一电容C12的第二端连接所述第一NMOS管M12的栅极，所述第一PMOS管M11的源极连接第一电源，所述第一PMOS管M11的漏极与所述第一NMOS管M12的漏极均连接至所述第二反相器2的输入端，所述第一NMOS管M12的源极直接或间接接地。

图示的方案中，所述第一PMOS管M11的栅极与漏极之间连接有第一偏置电阻Rb1，进而，可利用第一偏置电阻Rb1提供偏置电压，避免了外接电源进行偏置，从而避免了因外接入电源而产生的功耗，可见，该实施方式可有效降低功耗。与之相类似的，第二反相器2中的第二偏置电阻Rb2与第三反相器2中的第三偏置电阻Rb3均可起到有效降低功耗的作用。

在未图示的方案中，也可采用外接电源提供偏置电压的手段，例如可接入电压源，再例如可接入电流源，同时，可匹配于电流源、电压源配置相应的电阻、电感、电容，从而提供所需的偏置电压。

进一步的，第一NMOS管M12的栅极还经电阻R11接入对应的偏置电压Vbin1。

与第一反相器1相类似的，请参考图3，所述第二反相器2包括两个第二电容(即第二电容C21与第二电容C22)、第二PMOS管M21与第二NMOS管M22。

所述两个第二电容(即第二电容C21与第二电容C22)的第一端均直接或间接连接所述第一反相器1的输出端，其中一个第二电容C21的第二端连接所述第二PMOS管M21的栅极，另一个第二电容C22的第二端连接所述第二NMOS管M22的栅极，所述第二PMOS管M21的源极连接第二电源，所述第二PMOS管M21的漏极与所述第二NMOS管M22的漏极均连接至所述第三反相器3的输入端，所述第二NMOS管M22的源极直接或间接接地；所述第二PMOS管M21的栅极与漏极之间连接有第二偏置电阻Rb2。

进一步的，第二PMOS管M21的漏极与第二NMOS管M22的漏极还连接至电容C20的第一端，电容C20的第二端经电阻R22接地。第二NMOS管M22的栅极还经电阻R21接入对应的偏置电压Vbin2。

与第一反相器1相类似的，请参考图3，所述第三反相器3包括两个第三电容(即第三电容C31与第三电容C32)、第三PMOS管M31与第三NMOS管M32。

所述两个第三电容(即第三电容C31与第三电容C32)的第一端均直接或间接连接所述第二反相器2的输出端，其中一个第三电容C31的第二端连接所述第三PMOS管M31的栅极，另一个第三电容C32的第二端连接所述第三NMOS管M32的栅极，所述第三PMOS管M31的源极连接第三电源，所述第三PMOS管M31的漏极与所述第三NMOS管M32的漏极均连接至所述混频器的输入侧，所述第三NMOS管M32的源极直接或间接接地；所述第三PMOS管M31的栅极与漏极之间连接有第三偏置电阻Rb3。

进一步的，第三PMOS管M31的漏极与第三NMOS管M32的漏极还连接至电容C30的第一端，电容C30的第二端经电阻R32接地。第三NMOS管M32的栅极还经电阻R31接入对应的偏置电压Vbin3。

以上方案中，多级放大作用(即起到信号放大作用的反相器所产生的放大作用)产生差分输出信号，并直接驱动无源下变频混频器，进而，以上放大器可理解为多级放大器。

起到缩放作用的CMOS反相器具有较高的频率，但增益有限。其中第二反相器2和第三反相器3，可以在不降低第一反相器1增益的情况下驱动混频器。

此外，第二反相器2与第三反相器3，及其中的器件可被配置为具有相同或相近参数的，进而形成相同或相似的两个反相器。

其中一种实施方式中，请参考图4，所述的基于反相器的低噪声放大器，还包括差分至单端反馈模块4，所述差分至单端反馈模块4的输入侧分别连接所述第二反相器2的输出端与所述第三反相器3的输出端，进而可接入差分的信号(即Vout+端的信号，以及Vout-端的信号)，所述差分至单端反馈模块4的输出端直接或间接连接至所述第一反相器1的输入端，从而实现信号的反馈；

所述差分至单端反馈模块4，用于：将所述差分信号转化为单端信号，并将所述单端信号反馈至所述第一反相器1的输入端与所述信号接收端(即Rfin+端)之间。

其中的差分至单端反馈模块4，可以为任意能够将差分信号转化为单端信号的任意电路模块，进一步的，该差分至单端反馈模块4可以为有源的差分至单端反馈模块4。

基于以上差分至单端反馈模块4，可形成并联反馈的balun-LNA。其中的balun可理解为平衡－不平衡变换。

当并联反馈的balun-LNA直接驱动无源混频器时，负载会导致增益降低。即使在LNA和混频器之间使用耦合电阻时，也是如此。多级放大器更适合于驱动较低的电阻负载，还可有利于对功耗的降低。例如：其中的电阻R32、电阻R22可以选用低值负载电阻(例如小于等于60Ω的电阻)，其阻值可以由耦合串联电阻和混频器(例如无源混频器)的输入电阻决定。

具体的，请参考图5，所述差分至单端反馈模块4包括：第一反馈NMOS管M41、第二反馈NMOS管M42、第一反馈电容C41与第二反馈电容C42。

所述第一反馈NMOS管M41的漏极连接对应的电源端，所述第一反馈NMOS管M41的源极连接所述第二反馈NMOS管M42的漏极，进而，所述第一反馈NMOS管的源极与所述第二反馈NMOS管的漏极直接或间接连接至所述第一反相器的输入端，所述第二反馈NMOS管M42的源极接地，所述第一反馈NMOS管M41的栅极通过所述第一反馈电容C41连接至所述第三反相器3的输出端，所述第二反馈NMOS管M42的栅极通过所述第二反馈电容C42连接至所述第二反相器2的输出端。

其中，所述差分至单端反馈模块4的输出端经反馈电阻RF0连接至所述第一反相器1与所述信号接收端(即Rfin+端)之间，具体地，反馈电阻RF0的第一端可连接于所述第一反馈NMOS管的源极与所述第二反馈NMOS管的漏极之间，输入电容Cin的第一端连接信号接收端(即Rfin+端)，输入电容Cin的第二端连接输入电阻R0的第一端，输入电阻R0的第二端连接第一反相器1的输入端，反馈电阻RF0的第二端可具体连接于输入电容Cin的第二端与输入电阻R0的第一端之间。

其中的差分至单端反馈模块4也可理解为单端(D2S)差分缓冲器。单端(D2S)差分缓冲器可驱动反馈电阻RF0，并提供宽带输入匹配。

其中的反馈电阻RF0可以为大电阻，它对源极跟随器的晶体管(即第二反馈NMOS管M42)起到了退化的作用，而第一反馈NMOS管M41产生的非线性很小，因为这对晶体管的结构(即第一反馈NMOS管M41-第二反馈NMOS管M42)充当电流镜，其中一反馈NMOS管M41的电压-电流非线性由第二反馈NMOS管M42的电流-电压非线性补偿抵消，从而保障了反馈信号的线性度。

此外，通过阻抗匹配的限制，以上并联反馈的低噪声放大器中，环路增益可做到很小(例如刚好低于1)，因此环路没有明显压缩失真。

请参考图5，具体举例中，第一反馈NMOS管M41的栅极可经电阻R41连接至电源端，从而接入偏置电压，第二反馈NMOS管M42的栅极可经电阻R42接入偏置电压VBin1。在其他举例中，也可采用其他方式来提供偏置，不限于图中的限制。

第二反相器2和第三反相器3可看到较大的输入信号，因此会向环路中注入明显的失真，这可能会限制接收器的OOB-IIP3(即：Out-of-band Third-order intercept point，可理解为带外三阶交调截取点)，为此，图6与图7所示实施方式引入了辅助反相器。

请参考图6，所述的基于反相器的低噪声放大器，还包括第一辅助反相器5与第二辅助反相器6；所述第一辅助反相器5与所述第二辅助反相器6均为CMOS反相器。

有关CMOS反相器的理解，可参照前文的相关描述，在此不再累述。

所述第一辅助反相器5的输入端连接所述第二反相器2的输入端，所述第一辅助反相器5的输出端连接所述第二反相器2的输出端，即：第一辅助反相器5并联于第二反相器2的两端，所述第二辅助反相器6的输入端连接所述第三反相器3的输入端，所述第二辅助反相器6的输出端连接所述第三反相器3的输出端，即：第二辅助反相器6并联于第三反相器3的两端。

所述第一辅助反相器5与所述第二辅助反相器6工作于弱反型区，所述第二反相器2与所述第三反相器3工作于强反型区。

可见，第二反相器2也可理解为第一辅助反相器5对应的主反相器，第三反相器3也可理解为第二辅助反相器6对应的主反相器，进而，针对于第二反相器与第二反相器，可通过并联的辅助反相器，分别形成一个提供大部分增益的主反相器和一个用于降低失真的辅助反相器，其可理解为MGTR(即Multi-GatedTransistor，可理解为多栅晶体管)结构。在主反相器(即第二反相器2与第三反相器3)中，晶体管在强反型区工作，而在辅助反相器(即第一辅助反相器5与第二辅助反相器6)中，晶体管在弱反型区工作。由于两个并行级的非线性系数的符号相反，因此可以显着降低第二反相器2与第三反相器3引入的失真。结合差分至单端反馈模块4的情况下，在反馈路径中，其看到的输入信号与第二反相器2、第三反相器3相同后十分相近，因此其失真可以忽略不计。

具体的，请参考图7，所述第一辅助反相器5包括：两个第一辅助电容(即第一辅助电容C51与第一辅助电容C52)、第一辅助PMOS管M51与第一辅助NMOS管M52。

所述两个第一辅助电容C51的第一端均直接或间接连接所述第一反相器1的输出端，其中一个第一辅助电容C51的第二端连接所述第一辅助PMOS管M51的栅极，另一个第一辅助电容C52的第二端连接所述第一辅助NMOS管M52的栅极，所述第一辅助PMOS管M51的源极连接对应的电源，所述第一辅助PMOS管M51的漏极与所述第一辅助NMOS管M52的漏极均连接至所述第二反相器2的输出端，所述第一辅助NMOS管M52的源极直接或间接接地。

具体的，请参考图7，所述第二辅助反相器6包括：两个第二辅助电容(即第二辅助电容C61与第二辅助电容C62)、第二辅助PMOS管M61与第二辅助NMOS管M62。

所述两个第二辅助电容(即第二辅助电容C61与第二辅助电容C62)的第一端均直接或间接连接所述第三反相器3的输入端，其中一个第二辅助电容C61的第二端连接所述第二辅助PMOS管M61的栅极，另一个第二辅助电容C62的第二端连接所述第二辅助NMOS管M62的栅极，所述第二辅助PMOS管M61的源极连接对应的电源，所述第二辅助PMOS管M61的漏极与所述第二辅助NMOS管M62的漏极均连接至所述第三反相器3的输出端，所述第二辅助NMOS管M62的源极直接或间接接地。

此外，第一辅助PMOS管M51的栅极还可经电阻R51接入偏置电压VBpn，第一辅助NMOS管M52的栅极还可经电阻R52接入偏置电压VBan，第二辅助PMOS管M61的栅极还可经电阻R61接入偏置电压VBpn，第二辅助NMOS管M62的栅极还可经电阻R62接入偏置电压VBan。在其他举例中，也可通过其他方式提供偏置。

请参考图8，结合以上各实施方式的低噪声放大器中，结合了反相器的使用、有源的单端差分的并联反馈、以及差分输出等功能，故而，可理解为一种基于反相器的并联反馈的单端输入差分输出的低噪声放大器，该架构中，无电感的LNA占用面积很小，可以设计覆盖范围较大的带宽，进而，结合前文对各模块的描述可知，该架构可显示出低噪声和小面积。

具体地，低噪声放大器，以及使用该低噪声放大器的接收器以低功耗提供了良好的增益、NF(即Noise Figure，可理解为噪声系数)和可接受的线性度。由于具有嵌入式巴伦功能的有源反馈功能，可以实现宽射频带宽和小芯片面积。

本发明实施例还提供了一种接收器，包括以上可选方案涉及的基于反相器的低噪声放大器。

进一步的，所述的接收器，还包括连接于所述第二反相器输出端与所述第三反相器输出端的混频器。

本发明实施例还提供了一种电子设备，包括第一方面及其可选方案涉及的基于反相器的低噪声放大器，具体还可以包括以上所涉及的混频器(即电子设备可包括以上所涉及的接收器)。

以上电子设备可以是具有通信功能的任意电子设备，例如可以为手机、平板电脑、计算机、智能穿戴设备、网络设备、车载设备，以及其他专用于通讯或非专用于通讯的设备等等。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。