一种弹载、机载、车载数据处理印刷电路板输出端口结构

摘要

本发明公开了一种弹载、机载、车载数据处理印刷电路板输出端口结构，包括壳体，壳体上设置有连接器，壳体内设置有PCB板，PCB板包括FPGA、时钟切换模块以及3个ADC，时钟切换模块通过第一同轴信号线缆与连接器连接，任意一个ADC均通过第二同轴信号线缆与连接器连接；还包括加固段，加固段固定设置在壳体上，且加固段固定连接于第一同轴信号线缆和第二同轴信号线缆。本发明的目的在于提供一种弹载、机载、车载数据处理印刷电路板输出端口结构，通过增加一段加固段，将第一同轴信号线缆和第二同轴信号线缆固定在加固段上，从而减少第一同轴信号线缆和第二同轴信号线缆的晃动，避免出现畸变。

说明书

技术领域

本发明涉及中频处理模块技术领域，尤其涉及一种弹载、机载、车载数据处理印刷电路板输出端口结构。

背景技术

中频处理模块用于雷达目标模拟信号处理，主要特点为高速数据采样和储存、单边调制技术以及瞬时AGC技术

现有技术中，如图1所示，时钟切换模块的输出端与FPGA的输入端连接，时钟切换模块的输出端通过第一同轴信号线缆与连接器连接；ADC的输出端与FPGA的输入端连接， ADC的输入端通过第二同轴信号线缆与连接器连接。但在实际使用过程中发现，在短波波段中，随着信号的带宽变化，在部分频段上出现信号周边有畸变，异常畸变时谱线如图2所示。

发明内容

本发明的目的在于提供一种弹载、机载、车载数据处理印刷电路板输出端口结构，通过增加一段加固段，将第一同轴信号线缆和第二同轴信号线缆固定在加固段上，从而减少第一同轴信号线缆和第二同轴信号线缆的晃动，避免出现畸变。

本发明通过下述技术方案实现：

一种弹载、机载、车载数据处理印刷电路板输出端口结构，包括壳体，所述壳体的外部设置有连接器，所述壳体的内部设置有中频处理功能的PCB板，所述PCB板包括FPGA、时钟切换模块以及多个ADC，所述时钟切换模块的输出端与所述FPGA的输入端连接，所述时钟切换模块的输出端通过第一同轴信号线缆与所述连接器连接；任意一个所述ADC的输出端均与所述FPGA的输入端连接，任意一个所述ADC的输入端均通过第二同轴信号线缆与所述连接器连接；还包括加固段，所述加固段固定设置在所述第一同轴信号线缆和所述第二同轴信号线缆上。

优选地，所述加固段焊接在所述第二同轴信号线缆上。

优选地，所述加固段粘接在所述第一同轴信号线缆上。

优选地，所述加固段为银包铜线。

优选地，所述加固段的直径为1.5cm。

优选地，所述加固段的两端各设置有一个接地片，且所述接地片固定设置在所述壳体上。

优选地，所述PCB板上设置有缺口；当所述PCB板设置于所述壳体内时，所述加固段设置于所述缺口处。

优选地，所述第一同轴信号线缆和所述第二同轴信号线缆均与所述连接器焊接，焊接处的爬锡高度设置为1.2cm，且所述加固段设置在所述爬锡高度处。

优选地，所述ADC设置在所述PCB板远离所述连接器的一端。

本发明与现有技术相比，具有如下的优点和有益效果：

1、通过增加一段加固段，将第一同轴信号线缆和第二同轴信号线缆固定在加固段上，从而减少第一同轴信号线缆和第二同轴信号线缆的晃动，避免出现畸变；

2、增加焊锡时间，使得焊锡沿着第一同轴信号线缆和第二同轴信号线缆的屏蔽层延伸，并使得焊锡延伸至加固段处，从而增加加固段与第一同轴信号线缆、第二同轴信号线缆整体的强度，进一步减少晃动；

3、经过多次对比试验，当焊锡的爬锡高度为1.2cm、加固段直径设置为1.5cm时，整体固定效果最好。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：

图1为现有技术中的连接结构示意图；

图2为信号周边出现畸变的示意图；

图3为本发明改进后的连接结构示意图；

图4为本发明改进后的连接结构示意图；

图5为信号周边无畸变的示意图；

附图中标记及对应的零部件名称：

1、壳体；2、连接器；3、PCB板；4、时钟切换模块；5、ADC；6、第一同轴信号线缆；7、第二同轴信号线缆；8、加固段。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

实施例1

一种弹载、机载、车载数据处理印刷电路板输出端口结构，如图3和图4所示，包括壳体1，壳体1的外部固定设置有4个连接器2，壳体1的内部设置有具有中频处理功能的PCB板3，PCB板3包括FPGA、时钟切换模块4以及3个ADC5，时钟切换模块4的输出端与FPGA的输入端连接，时钟切换模块4的输出端通过第一同轴信号线缆6与其中一个连接器2连接，用于向FPGA提供时钟信号；任意一个ADC5的输出端均与FPGA的输入端连接，任意一个ADC5的输入端均通过第二同轴信号线缆7与其中的一个连接器2连接，用于将外部的模拟信号转换为数字信号后发送给FPGA处理。还包括加固段8，加固段8的两端各设置有一个接地片，接地片通过沉头螺钉固定设置在壳体1内，且加固段8固定连接于第一同轴信号线缆6和第二同轴信号线缆7。

由于本实施例的中频处理模块运用在军工行业，军工行业对信号的要求非常高，一旦出现干扰信号将会导致目标拦截不及时目标导弹发送失败等不可挽回的问题，而现目前的中频处理模块，在短波范围内存在信号畸变，为解决这个问题，发明人对电路结构逐级分析和排除后发现，该情况与第一同轴信号线缆6和第二同轴信号线缆7的连接方式存在关联，尤其是在靠近连接器2的位置，通过晃动第一同轴信号线缆6或第二同轴信号线缆7会发现畸变点的幅度有变化。基于此，发明人通过增加一段加固段8，将第一同轴信号线缆6和第二同轴信号线缆7固定在加固段8上，减少在使用过程中第一同轴信号线缆6和第二同轴信号线缆7出现的晃动，从而可有效避免出现信号畸变。

进一步地，由于银包铜线不仅导通性好、固定成型效果好，而且在焊接过程中不易与第二同轴信号线缆7外的屏蔽层形成网状焊接点，抗干扰性强，因此，在本实施例中，加固段8的材质选择为银包铜线，同时为了对银包铜线进行固定支撑，在银包铜线的两端各设置一个接地片，且接地片固定在壳体1内部。另外，由于第一同轴信号线缆6连接的是时钟切换模块4，为了防止将外部时钟产生的串扰带入第一同轴信号线缆6中的屏蔽层中发生信号的反射，从而出现干扰点，在本实施例中，第二同轴信号线缆7焊接在银包铜线上，第一同轴信号线缆6粘接在银包铜线上，粘接方式可以为点胶加固，也可以为胶布加固。

进一步地，由于PCB板3在固定到壳体1上时，PCB板3的正面朝向壳体1的底部，为了对加固段8进行固定，发明人对PCB板上各个模块的布局也进行了改进，并使得PCB板3靠近连接器2的一端开设有U型缺口，第一同轴信号线缆6和三根第二同轴信号线缆7均位于该缺口内。同时为了避免时钟切换模块4或其余模块在工作过程中对ADC5产生干扰，在本实施例中，将ADC5设置在PCB板3远离连接器2的一端。

具体实施时，包括以下步骤：

（1）将PCB板3固定在壳体1上，同时将第一同轴信号线缆6和第二同轴信号线缆7焊接在连接器2上；

（2）将两个接地片焊接在银包铜线的两个端面，并将其中的一个接地片通过沉头螺钉固定在壳体1上；

（3）将3根第二同轴信号线缆7的表皮剥开，依次将银包铜线焊接在3根第二同轴信号线缆7剥开处的屏蔽层上；并通过点胶的方式将银包铜线固定在第一同轴信号线缆6上；

（4）将另外一个接地片通过沉头螺钉固定在壳体1上。

实施例2

本实施例在实施例1的基础上，对第一同轴信号线缆6和连接器2的连接方式，以及第二同轴信号线缆7与连接器2的连接方式做了改进。

由于第二同轴信号线缆7中的屏蔽层为网状结构，强度较低，当第二同轴信号线缆7的屏蔽层与银包铜丝焊接时，当使用过程出现剧烈抖动时，第一同轴信号线缆6与第二同轴信号线缆7还是会存在晃动的现象，从而引起畸变。基于此，发明人通过增加第一同轴信号线缆6或第二同轴信号线缆7与连接器2的焊接时间，从原有的25s焊接时间增加到50s的焊接时间，使得焊接处的焊锡能够沿着第二同轴信号线缆7中的屏蔽层向靠近PCB板3的一侧延伸，然后将银包铜丝固定在焊锡延伸的终端。由于焊锡包裹在屏蔽层上，且银包铜丝与焊锡连接，从而使得整体结构的强度增高，进一步减少第一同轴信号线缆6与第二同轴信号线缆7的晃动。另外，由于，加固段8固定于第一同轴信号线缆6和第二同轴信号线缆7上，增大了第一同轴信号线缆6和第二同轴信号线缆7的作用力，如果焊锡时间过短，则容易导致第一同轴信号线缆6或第二同轴信号线缆7与连接器2松动，如果焊锡时间过长，又会增加整体结构的重量。经发明人多次试验得出，当银包铜丝的直径设置为1.5cm，焊锡沿第二同轴信号线缆7中的屏蔽层延伸的长度为1.2cm时，效果最好，如图5所示。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。