一种使用公共参考电压的磁性随机存储器芯片架构

摘要

本申请提供一种使用公共参考电压的磁性随机存储器芯片架构，包括多个存储阵列及至少一读参考系统，其中，所述读参考系统可以产生公共读参考电压，于所述的存储阵列的读出电路使用，防止磁性隧道结的电阻特性生产大范围的变化，并通过所述存储阵列的若干电压检测器，及通过行和列解码器的控制连接选中的存储单元的源极线和位线，把存储单元阵列的电阻转变为电压信号输出，此种由参考单元生成参考电压，储存在电容器上，由于不需要在每一磁性随机存储器存储单元阵列中分配一块参考单元，因此节省了芯片面积并且降低了功耗。

说明书

技术领域

本发明涉及存储器技术领域，特别是关于使用公共参考电压的磁性随机存储器芯片架构。

背景技术

磁性随机存储器(Magnetic random access memory，MRAM)的读出电路需要检测磁性随机存储器记忆单元的电阻，由于磁性隧道结(MTJ；Magnetic Tunnel Junction)的电阻会随着温度的升降而漂移，一般的方法是使用芯片上已经被写成高电阻状态或低电阻状态的记忆单元作为参考单元，然后再使用读出放大器(Sense Amplifier)来比较记忆单元和参考单元的电阻。由于在磁性随机存储器存储单元阵列中不同位置的存储单元，由于连接导线的长度不同，电阻会略有差别，把同一行存储单元和参考单元进行比较，导线电阻的差别虽然大部分抵消，但参考单元毕竟占用一部分阵列的面积，使得存储单元可使用的面积减少，在进行读出操作时，参考单元必须和存储单元同时通电，会增加芯片的功耗，而参考单元由是由很多列所组成，即每次读出的比特列的数目必须足够多，才能保证控制统计偏差，但读出的比特列的数目越大，则参考单元面积以及电能消耗的增加就越大。

美国专利U.S.Pat.7321507揭露一种MRAM参考单元按子阵列部署的技术。其中，MRAM参考单元子阵列向感测放大器提供中点参考电流。MRAM参考单元子阵列的MRAM单元排列成行和列。位线关联至子阵列的每一列。成对列且耦合相连接的位线设置在靠近感测放大器的位置。第一对柱的MRAM单元编程为第一磁阻状态，第二对柱的MRAM单元编程为第二磁阻状态。当选择一行数据MRAM单元进行读取时，将一行成对的MRAM参考单元平行放置，以产生用于传感的中点参考电流。

美国专利U.S.Pat.8693273揭露一种读出放大器(Sense Amplifier)，其包括电压检测器或电流检测器。所读出放大器从编程(programmed)的和非编程(non-programmed)的参考单元产生的参考电流，用于从包含磁性隧道结(MTJ)单元的磁性随机存取存储器(MRAM)读取信号。平均电流由一个读出放大器和n个读出放大器中的参考单元确定，其作为编程参考单元和非编程参考单元之间的平均电流，近似于两个状态之间的中点。即在MRAM执行数据读取的时候，通过此方式同时对多个处在P态和AP态参考单元通电，平均得到参考电压。感测放大器可以是全差分或非差分感测放大器。

发明内容

为了解决上述技术问题，本申请的目的在于，提供一种使用公共参考电压的磁性随机存储器芯片架构，其基于将参考单元独立于磁性随机存储器存储单元阵列之外，并构成一独立的读参考系统，包括一控制器及一电压检测器，由参考单元生成参考电压，并储存在电容器上，参考电压转变为电压信号，输出成为公共参考电压，此种架构不仅降低了磁性随机存储器存储单元阵列的面积成本并可降低整个芯片的功耗。

本申请的目的及解决其技术问题是采用以下技术方案来实现的。

依据本申请提出的一种使用公共参考电压的磁性随机存储器芯片架构，包括多个存储阵列和至少一个读参考系统，其中，所述存储阵列的读出电路中，包括若干电压检测器，通过行解码器和列解码器的控制连接选中的磁性随机存储器存储单元阵列的源极线及位线，将磁性随机存储器存储单元阵列的电阻转变为电压信号输出；若干比较器，位于存储阵列中，其一端连接电压检测器以接收磁性随机存储器存储单元阵列读出电路中的电压信号输出，另一端接收所述读参考系统所输出的公共参考电压，此公共参考电压由参考单元组生成参考电压，通过一个开关输出到一个电容器上，并存储在电容器上，所述参考电压再转变为电压信号，输出成为公共参考电压，所述比较器比较磁性随机存储器存储单元阵列的电压信号及公共参考电压；以及，所述读参考系统，可选择性的设计于所述存储阵列中或独立于存储阵列之外，包括一控制器及一电压检测器，将一组参考单元的平均电阻，转变为电压信号，输出成为公共参考电压，所述产生的公共参考电压，于所述存储阵列的读出电路使用，以避免磁性隧道结电阻特性发生大范围的变化；。

本申请解决其技术问题还可采用以下技术措施进一步实现。

在本申请的一实施例中，所述读参考系统的电压，通过一开关输出到一电容器上存储。

在本申请的一实施例中，所述使用公共参考电压的磁性随机存储器芯片架构，其特征在于，所述读参考系统的参考单元组可以并联方式进行。

在本申请的一实施例中，所述使用公共参考电压的磁性随机存储器芯片架构，其特征在于，所述读参考系统的所述控制器，周期性地测量参考单元组的电阻，用于输出电压给电容器并重新充电，然后关断所述开关让所述电容器保持电压状态。

在本申请的一实施例中，所述使用公共参考电压的磁性随机存储器芯片架构，其特征在于，所述存储阵列的所述每一个电压检测器的输出，皆连接一比较器。

在本申请的一实施例中，所述使用公共参考电压的磁性随机存储器芯片架构，其特征在于，所述存储阵列的所述比较器负责比较所述电压检测器的输出及公共参考电压，并输出读出的数据。

在本申请的一实施例中，所述使用公共参考电压的磁性随机存储器芯片架构，其特征在于，所述存储阵列配置一缓冲调整器，所述缓冲调整器可以接收来自所述行解码器的输出，并根据行的位址，对由于导线电阻带来的偏差进行补偿。

在本申请的一实施例中，所述使用公共参考电压的磁性随机存储器芯片架构，其特征在于，所述缓冲调整器对导线电阻带来的偏差进行补偿时，提高公共参考电压并进行补偿，之后根据行解码器的行位址输出，可以得到行的位址，并进一步对可调电阻进行调整，并得到调整后的参考电压，然后输出电压。

本申请提供一种使用公共参考电压的磁性随机存储器芯片架构，其基于将参考单元独立于磁性随机存储器存储单元阵列之外，并构成一独立的读参考系统，包括一控制器及一电压检测器，由参考单元生成参考电压，并储存在电容器上，参考电压转变为电压信号，输出成为公共参考电压，此种架构不仅降低了磁性随机存储器存储单元阵列的面积成本并可降低整个芯片的功耗。

附图说明

图1为本申请实施例的传统参考单元的概要示意图；

图2为本申请实施例的使用公共参考电压的磁性随机存储器芯片架构示意图；

图3为本申请实施例的使用公共参考电压的磁性随机存储器芯片的缓冲调整器架构示意图；

图4为本申请实施例的使用公共参考电压的磁性随机存储器芯片的缓冲调整器公共参考电压补偿架构示意图。

符号说明

01:位线(Bit line)；02:参考单元；03:列位址解码器；04:磁性随机存储器(MRAM)存储单元阵列；05:读写控制；06:输入输出控制；07:字线(Word line)；08:行地址界面器；09:地址获取；10:地址；11:其他信号；12:数据；13:行解码器；14:列解码器；15:电压检测器；16:比较器；17:存储阵列；18:公共参考电压；19:读参考系统；20:开关；21:控制器；22:电压检测器；23:并联参考单元组；24:电容器；25:缓冲调整器；26:可调电阻；27:电流源；28:调整电压输出；29:行解码器输出；

具体实施方式

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本发明不限于此。

在附图中，为了清晰、理解和便于描述，夸大设备、系统、组件、电路的配置范围。将理解的是，当组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。

另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施例，对依据本发明提出的一种使用公共参考电压的磁性随机存储器芯片架构，其具体实施方式、结构、特征及其功效，详细说明如后。

图1为本申请实施例的传统参考单元的概要示意图，请同时配合理解。一般来说，由于磁性隧道结的电阻会随着温度的升降而呈现不稳定的状态，一般的方式是将芯片上已经被写成高电阻状态或低电阻状态的记忆单元作为参考单元02，因此在磁性随机存储器单元阵列04中会配置一块区域给参考单元02使用，经读出放大器来比较记忆单元和参考单元02的电阻。由于在磁性随机存储器存储单元阵列04中不同位置的存储单元，所连接导线的长度不相同，电阻也会略有差异，把同一行的存储单元和参考单元02进行比较，存储单元和参考单元02导线电阻的差别虽然大部分抵消，但参考单元02毕竟占用一部分阵列的面积，使得存储单元可使用的面积减少，另外，在进行读出操作时，参考单元02必须和存储单元同时通电，因此会增加整个芯片的功耗，而参考单元02由是由很多列所组成，即每次读出的比特列的数目必须足够多，才能控制统计偏差，读出的比特列的数目越大，则参考单元02面积以及电能的消耗就越大。

图2为本申请实施例的使用公共参考电压的磁性随机存储器芯片架构示意图，所述使用公共参考电压的磁性随机存储器芯片架构，包括多个存储阵列17和至少一个读参考系统19，其中，在存储阵列17的读出电路中，尚包括若干电压检测器15，此电压检测器15通过行解码器13和列解码器14的控制连接选中的磁性随机存储器存储单元阵列04的源极线及位线，将磁性随机存储器存储单元阵列04的电阻转变为电压信号输出；若干比较器16，位于存储阵列17中，比较器16的一端连接电压检测器15以接收磁性随机存储器存储单元阵列04读出电路中的电压信号输出，另一端则接收读参考系统19所输出的公共参考电压18，此公共参考电压18由并联参考单元组23生成参考电压，经电压检测器22，并通过一个开关20而将电压输出到一个电容器24上，并存储在电容器24上，参考电压再转变为电压信号，经输出成为公共参考电压18，另外，于存储阵列17中的比较器16系比较磁性随机存储器存储单元阵列04的电压信号及公共参考电压18，然后输出；所述读参考系统19，可选择性的设计于存储阵列17中或独立于存储阵列17之外，此读参考系统19尚包括一控制器21及一电压检测器22，此电压检测器22将一组参考单元的平均电阻，若参考单元组中的各参考单元在并联的状态下则形成并联参考单元组23，则电压检测器22会将并联参考单元组23的电压转变为电压信号，并进一步输出成为公共参考电压18，所产生的公共参考电压18，供给存储阵列17的读出电路使用，以避免磁性隧道结电阻特性发生大范围的变化。

图3为本申请实施例的使用公共参考电压的磁性随机存储器芯片的缓冲调整器架构示意图。存储阵列17中的缓冲调整器25存在的原因为补偿导线电阻的偏差，由于缓冲调整器25接收来自行解码器13的输出，根据行的位置，对由于导线电阻带来的偏差进行补偿，然后输出，如图2所示，其输出经由比较器16与电压检测器15的输出比较，最后会输出读出的数据。

图4为本申请实施例的使用公共参考电压的磁性随机存储器芯片的缓冲调整器公共参考电压补偿架构示意图，因为在芯片中，使用的磁性随机存储器存储单元阵列04在存储阵列17中皆配置一缓冲调整器25，缓冲调整器25可以接收来自行解码器13的输出，并根据行的位址，对由于导线电阻带来的偏差进行补偿，缓冲调整器25对导线电阻带来的偏差进行补偿时，提高输入的公共参考电压18并进行补偿，然后根据行解码器13的行位址输出，可以得到行的位址，并进一步对可调电阻26进行调整，并得到调整后的参考电压，然后调整电压输出28。

本申请使用公共参考电压的磁性随机存储器芯片架构，通过读参考系统19产生公共读参考电压18，供存储阵列17的读出电路使用，防止磁性隧道结的电阻特性生产大范围的变化，并通过存储阵列17的电压检测器15，及行解码器13和列解码器14的控制连接选中的磁性随机存储器存储单元阵列04的源极线和位线，把磁性随机存储器存储单元阵列04的电阻转变为电压信号输出，此种由参考单元02生成参考电压，储存在电容器29上，由于不需要在每一磁性随机存储器存储单元阵列04中分配一块参考单元02，因此节省了芯片面积并且降低了功耗。

“在本申请的一实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例；但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。

以上所述，仅是本申请的具体实施例而已，并非对本申请作任何形式上的限制，虽然本申请已以具体实施例揭露如上，然而并非用以限定本申请，任何熟悉本专业的技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本申请技术方案的范围内。