集成电路中的薄膜电阻器及其制造方法

摘要

一种在集成电路(IC)结构中制造薄膜电阻器(TFR)模块的方法。TFR沟槽可形成于氧化物层中。可在该结构上方沉积电阻TFR层并使其延伸到沟槽中。可通过CMP移除TFR层在沟槽外部的部分以限定TFR元件，该TFR元件包括横向延伸的TFR底部区域和从横向延伸的TFR底部区域向上延伸的多个TFR脊。可进行至少一次CMP以移除全部或部分的氧化物层以及TFR脊的至少部分高度。然后，可在TFR元件的相对端部区域上方形成一对间隔开的金属互连件，其中每个金属互连件与各自的向上延伸的TFR脊接触，从而经由TFR元件限定金属互连件之间的电阻器。

说明书

相关专利申请

本申请要求于2018年6月21日提交的共同拥有的美国临时专利申请号62/688,132的优先权，出于所有目的，其全部内容通过引用结合在本申请中。

技术领域

本公开涉及薄膜电阻器(TFRs)，特别涉及具有顶部金属互连件(例如，铝互连件)的镶嵌式TFR模块，以及制造此类TFR模块的方法。

背景技术

半导体集成电路(IC)通常包括用于连接IC的各种组件(称为互连件)或线路后端(BEOL)元件的金属化层。铜由于它的低电阻率且高抗电迁移性而通常比铝更优选。然而，铜互连件通常难以通过用于铝互连件的传统光致抗蚀剂掩蔽和等离子体蚀刻来制造。

在IC上形成铜互连件的一种已知技术称为增材图案化，有时称为镶嵌工艺，其涉及传统的金属嵌补技术。所谓的镶嵌工艺可包括图案化电介质材料，诸如二氧化硅，或氟代硅酸盐玻璃(FSG)，或具有开口沟槽的有机硅酸盐玻璃(OSG)，其中铜或其他金属导体应该在其中。沉积铜扩散阻挡层(通常为Ta，TaN或两者的双层)，然后沉积铜晶种层，然后例如使用电化学镀覆工艺进行批量铜填充。然后可使用化学机械平面化(CMP)工艺来去除任何过量的铜和阻挡层，并且因此可称为铜CMP工艺。保留在沟槽中的铜用作导体。然后通常将电介质阻挡层(例如SiN或SiC)沉积在晶片上，以防止铜腐蚀并改善器件可靠性。

随着更多的特征被封装到单独的半导体芯片中，越来越需要将无源组件(诸如电阻器)封装到电路中。可以通过离子注入和扩散来创建一些电阻器，诸如多晶硅电阻器。然而，此类电阻器通常在电阻值上具有高的变化，并且还可以具有随温度急剧变化的电阻值。已在工业中引入了一种构造集成电阻器(称为薄膜电阻器(TFR))的新方法以改善集成电阻器性能。已知的TFR通常由例如SiCr(硅-铬)，SiCCr(硅-碳化硅-铬)，TaN(氮化钽)，NiCr(镍-铬)，AlNiCr(铝掺杂的镍-铬)或TiNiCr(钛-镍-铬)形成。

图1示出了使用常规方法实施的两个示例性TFR 10A和10B器件的剖视图。常规TFR10A和10B器件的制造通常需要三个添加的掩膜层。使用第一添加的掩膜层来形成TFR头部12A和12B。使用第二添加的掩膜层来形成TFR 14A和14B。使用第三添加的掩膜层来形成TFR通孔16A和16B。如图所示，TFR 12A和12B分别横跨TFR头部12A和12B的顶部和底部形成，但在每种情况下通常需要三个添加的掩膜层。

图2示出了包括根据美国专利9,679,844的教导形成的示例TFR 30的已知IC结构的剖视图，其中可以使用单个添加的掩模层和镶嵌工艺来创建TFR 30。TFR膜34(在该示例中为SiCCr膜)可以沉积到图案化到先前处理的半导体衬底中的沟槽中。如图所示，SiCCr膜34被构造为导电(例如，铜)TFR头32之间的电阻器，具有包括电介质层36(例如SiN或SiC)的上覆电介质区域和形成在SiCCr膜34上的电介质盖区域38(例如，SiO

TFR 30的实施方案可尤其适用于铜BEOL，其可对退火具有限制(例如，退火温度可限于约200℃)。然而，需要在金属化(Cu或Al)之前构造TFR，因此可以在高温(例如，约500℃)下使TFR退火，以获得0ppm或接近0ppm的电阻温度系数(TCR)。此外，需要或有利地(例如，成本和时间优势)来减少构造TFR所需的掩模层的数量。此外，例如高性能模拟设计，需要使用镶嵌法形成TFR模块，以便在传统的铝互连件技术中使用。

附图说明

下文结合附图描述了本公开的示例方面，其中：

图1为使用已知方法实施的两个示例性薄膜电阻器(TFR)器件的剖视图；

图2为已知集成电路(IC)结构的剖视图，其包括根据已知技术形成的示例性TFR；以及

图3A-图3C至图13A-图13C示出了根据一个示例性实施方案形成TFR模块的示例性过程。

发明内容

本公开的实施方案提供了具有顶部金属互连件/TFR头部的薄膜电阻器(TFR)模块、制造此类TFR模块的方法、以及包括此类TFR模块的集成电路器件。在一些实施方案中，例如，与湿或干蚀刻工艺相比，可以使用镶嵌CMP方法形成TFR模块。一些实施方案提供了具有顶部铝互连件/TFR头部的薄膜电阻器(TFR)模块，例如用于具有铝互连件的后端线(BEOL)。

此外，在一些实施方案中，可以使用单个添加的掩模层来形成TFR模块。例如，TFR互连件/头部可以由在TFR元件上和之后形成的金属层(例如，M1层)限定，与某些常规TFR模块的制造工艺相比，这可以消除一个或两个掩模层，与常规制造工艺相比，这可以降低成本。由于在TFR头/触点之前形成TFR元件，因此TFR膜可以退火而不会影响稍后形成的TFR头/触点结构，因此可以由具有不同退火特性或要求的各种材料(例如包括SiCCr和SiCr)形成。因此，可以对TFR元件进行退火以实现0ppm或接近0ppm的TCR，而不会影响稍后形成的TFR互连件/头部。

在一些实施方案中，可通过合适的脊移除工艺，例如，通过在TFR元件上方形成金属(例如，铝)互连件的金属蚀刻，移除或消除在TFR元件的横向边缘处垂直延伸的TFR元件的“脊”。

在一些实施方案中，在形成TFR金属互连件/头部(例如，铝互连件/头部)的金属蚀刻期间，可部分地或完全地减少或消除可不利地影响TFR模块的TCR(电阻温度系数)或其他性能特性的垂直延伸的TFR元件的“脊”。例如，如2018年5月14日提交的共同未决的美国临时专利申请号62/670,880中所述，移除TFR脊可提供控制或改进的TCR性能，其全部内容通过引用结合在本申请中。

具体实施方式

图3A-图3C至图13A-图13C示出了根据一个示例性实施方案形成TFR模块的示例性过程。

在一些实施方案中，可以在预金属介质(PMD)化学机械平面化(CMP)工艺之后形成TFR模块。图3A-图3C示出了在PMD CMP之后的包括PMD区域102的初始结构100的顶视图(图3A)、横截面侧视图(图3B)、以及横截面端视图(图3C)。在一些实施方案中，PMD 102可包括在衬底上方形成的介电层，例如HDP(高密度等离子体)氧化物。

如图4A-图4C所示，例如,可在PMD 102上方沉积具有厚度T

如图5A-图5C所示，可沉积并图案化光刻胶108，以限定用于形成TFR沟槽的开口108。

如图6A-图6C所示，可以进行TFR沟槽蚀刻以移除氧化物层104的暴露区域，从而限定TFR沟槽110。该蚀刻可以在电介质层102上停止或稍微进入其内部，因此可限定TFR沟槽的深度约为

如图7A-图7C所示，例如，可使用PVD或溅射沉积工艺在该结构上方沉积一层TFR材料112并使其延伸到TFR沟槽110中。在一个实施方案中，TFR层112可包括厚度约为

然后，在一些实施方案中，可以将所述结构例如在约500℃(例如，400℃至600℃或450℃至550℃)的温度下退火约30分钟(例如，20分钟至60分钟)，以实现TFR层110或所得的TFR模块的0ppm或接近0ppm的TCR(电阻温度系数)。在一些实施方案中，取决于特定实施方案，“接近0”ppm的TCR可以包括0±400ppm/℃的TCR，或0±100ppm/℃的TCR、或0±50ppm/℃的TCR、或0±20ppm/℃的TCR、或0±10ppm/℃的TCR。在一些特定实施方案中，例如，根据2018年5月14日提交的共同未决的美国临时专利申请号62/670,880所公开的技术(例如，参见图10B和对应的文本)，TFR层110或所得的TFR模块的TCR约为40ppm/℃(例如，40±30ppm/℃、或40±20ppm/℃、或40±10ppm/℃)，其全部内容通过引用结合在本申请中。

如图8A-8C所示，电介质覆盖层116可沉积在该结构上方并且延伸到TFR沟槽110中，以保护TFR膜112。在一个实施方案中，电介质覆盖层116可以包括氮化层，例如厚度约为

如图9A-图9C所示，可进行TFR CMP以移除TFR层112和电介质覆盖层116的上部分(即，TFR沟槽外部)，以限定TFR元件122，其中，所述TFR元件具有横向延伸的底部区域122和围绕底部区域122的圆周向上延伸的垂直延伸的脊124。在示出的电介质覆盖层116包含氮化物(例如，氮化硅)的示例中，可利用CMP工艺(例如，移除氧化物层104比氮化物覆盖层116的速度更快)中的氮化物/氧化物的选择性在TFR元件122上方限定隆起结构118。如图9A-图9C所示，环向TFR脊124包括从TFR元件122的较长边延伸的一对较长脊124A和从TFR元件122的较短边延伸的一对较短脊124B。

如图所示，与每个TFR脊124相邻的渐缩区域可由所述隆起结构118限定，其中每个渐缩区域具有一个倾斜、弯曲的顶部表面，所述顶部表面可限定在每个TFR脊的位置处的拐角或弯曲部，如130所示。隆起结构118的形状，包括与每个TFR脊124相邻的倾斜区域，以及此类倾斜区域处的拐角或弯曲部130，可由所述CMP的具体氮化物/氧化物的选择性限定。

如图10A-图10C所示，在一些实施方案中，可使用任何合适的方法进一步渐缩和平滑隆起结构118的顶表面，例如，这可进一步降低TFR脊124的高度和/或有利于后续金属蚀刻以移除一个或多个TFR脊124的剩余高度(例如，后蚀刻金属互连件未覆盖的长TFR脊124A的部分，如下文图13C所示)。在一个实施方案中，用于渐缩和平滑隆起轮廓以及降低TFR脊124的高度的工艺可包括触点的图形化和蚀刻、Ti或TiN衬垫沉积、钨层沉积以及钨CMP，其为在典型的集成电路(IC)工艺流程中形成器件触点的常用工艺记录步骤。钨CMP可降低TFR脊高度和/或在与每个TFR脊124相邻的倾斜区域处进一步渐缩和平滑顶表面。上述处理可减少隆起结构118的顶表面中的拐角或弯曲部130，从而在TFR脊124的区域中形成平滑的顶表面132，这可改善随后在TFR脊124上方形成的金属互连件/头部160(如下文所述)的结构质量。

如图11A-图11C所示，可以在该结构上方沉积金属层(例如，第一金属层)140。在一些实施例中，金属层140可包含铝。在其他实施方案中，金属层140可包含铜或其他金属。如图所示，向下倾斜的(非垂直和非水平)区域由沉积的金属层140限定，所述区域在TFR元件122的圆周上延伸并与TFR脊124A和124B的顶部表面接触。

如图12A-图12C所示，在金属层140上方沉积光刻胶150，并对其进行图案化，以在TFR元件112的相对端部处的短TFR脊124B上方限定一对光刻胶区域150。在一些实施例中，在具有Al互连件的典型的集成电路(IC)工艺流程中，该图案化步骤可为工艺记录的第一金属的图案化步骤。

如图13A-图13C所示，进行金属蚀刻以限定一对金属互连件或TFR头部160。每个互连件160的底部表面与各自的TFR脊124B的顶部表面接触，从而通过TFR元件122在两个互连件160之间提供导电通路。该金属蚀刻还可移除未被光刻胶150/互连件160覆盖的长TFR脊124A的剩余部分，如图13C所示。

如上所述，在运行过程中，减少或移除一个或多个TFR元件脊124可提高TFR模块的电阻温度系数(TCR)的性能。

此外，在本发明的一些实施方案中，例如，Al互连件，可在其它层级的金属层(诸如第一金属层和第二金属层)的下方构造TFR模块，并且其不限于所述第一金属层示例。在一些实施方案中，该TFR模块可在层间电介质(ILD)CMP之后插入，以使Al互连件中的先前金属层的形貌平面化。