一种复杂功能片上全光器件的智能设计方法

摘要

本发明公开了一种复杂功能片上全光器件的智能设计方法，属于片上全光器件设计技术领域，本发明采用智能设计和模块化设计结合的方法，当需要设计一个功能较为复杂的器件时，先将其解构为几个简单功能子器件的组合，通过全局设计安排好这些子器件的功能、位置、耦合以及连接方式等，再利用智能设计的方法对这些简单功能子器件进行设计。这些子器件在设计时应当保持尺寸，输入输出波导等条件的一致性，这样会有利于最终复杂功能器件的组合。同时，已经设计好的基本器件结构储存在设计资料库中，可以用于未来的设计之中。因为通过智能设计得到的子模块器件尺寸极小，又通过全局设计其布局，从而可以得到超小尺寸的功能复杂的片上全光器件。

说明书

技术领域

本发明属于片上全光器件设计技术领域，更具体地，涉及一种复杂功能片上全光器件的智能设计方法。

背景技术

片上光学器件以其高速率、低功耗、小体积、易集成等突出优势，被认为是突破超大容量、超高速数据传输和处理瓶颈的最理想技术之一，近年来受到了学术界和工业界的广泛关注。然而传统的设计理念是根据电磁解析理论得到初始结构，再进行复杂的优化工作，导致器件的尺寸较大、功能单一，难以实现高集成度、功能复杂的全光器件。

智能设计是一种算法优化和电磁计算的有效结合，该方法会根据设计者赋予的目标性能在无限的结构参数空间内寻找最佳的器件结构。理论上，任意尺寸和形状的器件都可以通过智能设计的方法来实现，使得在更小的尺寸下实现器件的功能成为可能。但是在面对复杂功能器件时，使用算法直接优化得到对应的功能会极大的消耗计算资源，且无法保证算法收敛，得到最优解。模块化设计是当下各种设计最常用的方法之一，可以有效的将复杂系统通过各模块分开设计再组合得到。

因此，如何通过智能设计方法与模块化设计方法结合，进行复杂功能片上全光器件的智能设计是目前亟需解决的技术难题。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提出了一种复杂功能片上全光器件的智能设计方法，通过解构功能复杂器件，利用智能设计得到其子器件，再通过全局设计得到最终功能。从而在实现片上全光器件功能复杂性的同时，实现超小尺寸。

为实现上述目的，本发明提供了一种复杂功能片上全光器件的智能设计方法，包括：

(1)将实现目标功能的器件解构为若干个子功能器件的组合；

(2)通过全局设计安排各子功能器件的功能、位置、耦合以及连接方式；

(3)利用智能设计方法对各子功能器件进行设计，得到最小尺寸的器件结构。

在一些可选的实施方案中，步骤(1)包括：

构建器件的目标功能的函数表达式，再将目标功能的函数表达式分成若干个简单函数的组合，每个简单函数代表一个子功能器件，以将实现目标功能的器件解构为若干个子功能器件的组合。

在一些可选的实施方案中，步骤(2)包括：

在设计区域内，根据各子功能器件的输入输出情况，得到各子功能器件在设计区域内的坐标，再进一步安排各子功能器件之间的耦合连接方式。

在一些可选的实施方案中，步骤(3)包括：

确定各子功能器件的功能指标，并将其转化为固定的函数形式，使各子功能器件的函数达到最优；

对各子功能器件进行电磁场数值仿真，得到其电磁场的分布和传输特性，然后根据子功能器件的目标功能得到能衡量其性能的数据；

根据能衡量各子功能器件性能的数据，利用智能算法不断迭代产生新的器件结构，在得到最优的器件结构时，算法收敛，此时就得到了最佳的器件结构。

在一些可选的实施方案中，子器件在设计时应当保持尺寸和输入输出波导条件的一致性。

在一些可选的实施方案中，所述方法还包括：

将已经设计好的子器件结构进行存储。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：

本发明采用智能设计和模块化设计结合的方法，当需要设计一个功能较为复杂的器件时，先将其解构为几个简单功能子器件的组合，通过全局设计安排好这些子器件的功能、位置、耦合以及连接方式等，再利用智能设计的方法对这些简单功能子器件进行设计。这些子器件在设计时应当保持尺寸，输入输出波导等条件的一致性，这样会有利于最终复杂功能器件的组合。同时，已经设计好的基本器件结构储存在设计资料库中，可以用于未来的设计之中。因为通过智能设计得到的子模块器件尺寸极小，又通过全局设计其布局，从而可以得到超小尺寸的功能复杂的片上全光器件。

附图说明

图1是本发明实施例提供的一种复杂功能片上全光器件的智能设计方法的流程示意图；

图2是本发明实施例提供的一种超小尺寸片上全光半加器设计理念示意图；

图3是本发明实施例提供的一种全光半加器结构与功能示意图；

图4是本发明实施例提供的一种半加器时间响应示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

本发明主要针对片上全光复杂功能器件的设计，实现器件的微型化，利于集成。由于片上器件尺寸小，难以通过单一器件实现复杂功能，或者功能复杂时器件尺寸会急剧增加，这些都不利于器件的集成。因此本发明涉及极小尺寸下功能复杂的片上全光器件的设计方法。可以较好的应用于极小尺寸下功能复杂的片上全光器件的设计。

本发明涉及方法主要包括：

(1)智能设计方法的开发。设计出一种算法和电磁计算有效结合的智能设计方法，该方法会根据设计者赋予的目标性能在无限的结构参数空间内寻找最佳的器件结构与最小的实现尺寸。具体分为以下几个步骤：

首先定义器件目标功能：这一步要确定待设计器件的功能指标，并将其转化为固定的函数形式，之后的目的就是使该函数达到最优；然后对器件进行电磁场数值仿真：这一步利用FDTD方法对器件结构进行电磁场数值仿真，得到其电磁场的分布，传输特性等一系列数据，然后根据器件的目标功能得到能衡量其性能的数据；最后进行器件结构优化：利用智能算法如遗传算法和模拟退火算法等不断迭代产生新的器件结构，在得到最优的器件结构时，算法收敛，此时就得到了最佳的器件结构。

(2)复杂功能器件的解构方法。将复杂功能解构为几个简单功能的组合，较为通用的方式为先写出复杂功能的函数表达式，再利用数学的分解重构方法来将其分成几个简单函数的组合，这样就实现了功能的解构。利用智能设计方法设计这些简单功能器件，通过全局计算，即在设计区域内，根据器件的输入输出等情况，通过智能设计方法，得到这些模块的坐标，再进一步安排合适的耦合连接方式。安排简单功能器件的位置、耦合以及连接方式等，实现复杂功能。

(3)多种不同功能器件的智能设计。合理安排解构出的器件功能，利用智能方法设计得到最小尺寸的器件结构。

下面将结合附图和具体实施案例对本发明所针对的关键技术及所提出的解决方法进行描述说明。

实施例1：

如图1所示，本发明实施例通过具体设计片上全光半加器来说明具体设计方法流程。

具体工作方式如下：

(1)对半加器功能的解构与模块的重新整合；

如图2所示，半加器的输出和(SUM)由异或(XOR)运算实现而输出的进位位(CARRY)则由与(AND)运算实现。XOR和AND逻辑门是主要功能模块，而这两个逻辑门都是2输入1输出的结构，因此，需要Beam splitter将初始信号分开，分别输入到两个逻辑门之中，而在输入到两个逻辑门之前，信号难免会产生交叉，需要一个Hub来避免这种信号的交叉。

(2)对各功能模块利用优化算法进行智能设计；

如图3所示，各模块为相同大小的正方形点阵构成，利用智能优化，这些正方形点被称为像素点，为两种不同材料构成，这样像素点的状态其实只有两种，那么在算法优化中可以只考虑状态为“1”的像素点，而要求的是这些状态为“1”的像素点的最佳位置，称为像素点的最佳分布。由于搜索空间仅为20×20的二维空间且取值只能为整数，这样算法会极快的收敛，计算效率会有极大的提升。当然，优化的过程中需要考虑到状态为“1”的像素点的个数，这个因素可以利用夹逼准则来逐步缩小其搜索范围，进一步提升计算效率。那么改进后的智能设计方法流程可以概述为：

若设计区域为N×M个状态为“0”或“1”像素点构成，那么分别取状态为“1”的像素点个数为0.25N×M，0.5N×M，和0.75N×M等作为初始优化条件；

接下来将这些0.25N×M，0.5N×M，和0.75N×M个像素点的能达到的最佳分布利用PSO或者MOPSO求解，因为搜索范围仅为二维范围内的N×M，相较于2N×M的求解空间，大大降低的计算量；

之后利用夹逼准则，求得最佳的状态为“1”的像素点个数，以及其对应的分布。

这样这些点阵的排列不同可以实现不同的功能。这一步中设计出了大小同为2μm×2μm，功能不同的几个模块，满足第一步结构后的各模块功能需求。

(3)模块组合波导连接设计以及性能验证。

各模块设计完成后，需要通过波导将各模块连接起来，为了满足各模块输入输出的强度、相位等要求，需要设计波导的长度、宽度等性质来使整个器件的功能达到最佳。设计完成后，应当进一步验证器件的性能，如图3和图4所示。

本发明可以对不同复杂功能器件按照各用户根据自身的要求，分别设计不同的模块，且器件按上述顺序设计完成后，可以根据功能需求进行微调。

更进一步地，通过本发明方法设计片上全光半加器的具体步骤如下：

S1：将半加器功能解构，在数字电子技术中，半加器通过一个异或门和一个与门组合实现，其中半加器的输出和(SUM)由异或(XOR)运算实现，而输出的进位位(CARRY)则由与(AND)运算实现；

S2：XOR和AND逻辑门是主要功能模块，而这两个逻辑门都是2输入1输出的结构，因此，采用分束器Beam splitter将初始信号分开，分别输入到两个逻辑门之中，而在输入到两个逻辑门之前，信号难免会产生交叉，采用一个集线器Hub来避免这种信号的交叉；

S3:计算分析5个模块输出信号相位，设计各个模块大小、位置以及连接波导长度，全局优化后最终确定各模块边长和连接波导长度均为2μm；

S3：利用智能算法优化设计XOR门，要得到能使器件在只有一个输入时输出最大而有两个输入时输出最小的器件结构，最终尺寸2μm×2μm；

S4：利用智能算法优化设计AND门，要得到能使器件在有两个输入时输出最大而只有一个输入时输出最小的器件结构，最终尺寸2μm×2μm；

S5：利用智能算法优化设计Beam Splitter，要得到能将信号按照固定的比例分离且保证一定传输效率的器件结构，最终尺寸2μm×2μm；

S6：利用智能算法优化设计Hub，要得到能将信号交叉传输且保证基本无串扰的器件结构，最终尺寸2μm×2μm；

S7：计算分析各模块输出信号相位，而各模块输出的光在进入下一个模块之前，应当保持其相位一致，这样可以合理安排各个模块位置以及连接波导长度，来使进入每个模块的光相位保持一致，最后将各模块组装得到半加器，如图3所示，其中，图3中(a)表示设计得到的半加器结构图，图3中(b)表示半加器1+0＝01的结果图，图3中(c)表示表示半加器0+1＝01的结果图，图3中(d)表示表示半加器1+1＝10的结果图；

S8：计算各模块性能参数，AND逻辑门的消光比为12dB，XOR逻辑门的消光比为8.45dB；

S9：计算半加器整体性能，其整体尺寸小于10μm×5μm，响应时间小于0.7ps，如图4所示，整体消光比大于10dB。

本发明首次通过融合智能设计与模块化设计优势特点，为片上全光复杂功能器件的小型化设计提供新思路；本发明设计得到了多种不同功能的器件，器件尺寸仅为2μm×2μm，为片上全光器件的设计资料库提供了新的模块；本发明通过设计得到整体消光比大于10dB，响应时间小于0.7ps的全光片上半加器，其整体尺寸小于10μm×5μm，易于实现片上集成。

需要指出，根据实施的需要，可将本申请中描述的各个步骤/部件拆分为更多步骤/部件，也可将两个或多个步骤/部件或者步骤/部件的部分操作组合成新的步骤/部件，以实现本发明的目的。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。