首页> 中国专利> 输出缓冲器和用于操作连接在主机设备和接收设备之间的多模态输出缓冲器的方法

输出缓冲器和用于操作连接在主机设备和接收设备之间的多模态输出缓冲器的方法

页面导航

摘要
著录项
法律信息
相似文献

摘要

本发明题为“输出缓冲器和用于操作连接在主机设备和接收设备之间的多模态输出缓冲器的方法”。本发明涉及输出缓冲器和用于操作连接在主机设备和接收设备之间的多模态输出缓冲器的方法。输出缓冲器被配置为在DP模式和HDMI模式下执行，以及在HDMI遵从性测试模式下满足某些遵从性条件。输出缓冲器包括被布置成在DP模式和HDMI模式下操作的多个晶体管和电阻器。该多个晶体管和电阻器被布置成在HDMI遵从性测试模式期间减少泄漏电流。

著录项

公开/公告号CN112242839A

专利类型发明专利
公开/公告日2021-01-19

原文格式PDF
申请/专利权人半导体元件工业有限责任公司;
展开▼

申请/专利号CN202010684685.1
发明设计人 A·A·坎普;R·潘迪;
展开▼

申请日2020-07-16
分类号H03K19/018(20060101);
代理机构11038 中国贸促会专利商标事务所有限公司;
代理人刘倜
地址美国亚利桑那
入库时间 2023-06-19 09:36:59

法律信息

法律状态公告日

法律状态信息

法律状态
2022-12-30

发明专利申请公布后的视为撤回 IPC(主分类):H03K19/018 专利申请号:2020106846851 申请公布日:20210119

发明专利申请公布后的视为撤回

相似文献

专利
中文文献
外文文献

1. 输出缓冲器和用于操作连接在主机设备和接收设备之间的多模态输出缓冲器的方法 [P] . 中国专利： CN112242839A . 2021-01-19
2. 输出缓冲器,其操作方法及包括输出缓冲器的设备 [P] . 中国专利： CN103095281A . 2013-05-08
3. OPERATING METHOD OF OUTPUT BUFFER CIRCUIT, OUTPUT BUFFER CIRCUIT USING THE OPERATING METHOD, SYSTEM-ON-CHIP INCLUDING THE OUTPUT BUFFER CIRCUIT, AND PORTABLE DATA PROCESSING APPARATUS INCLUDING THE OUTPUT BUFFER CIRCUIT [P] . 日本专利： JP2013102430A . 2013-05-23

机译：输出缓冲器电路的操作方法，使用该方法的输出缓冲器电路，包括输出缓冲器电路的片上系统以及包括输出缓冲器电路的便携式数据处理装置
4. Output circuit for driving a memory device output lead including a three- state inverting buffer and a transfer gate coupled between the buffer input lead and the buffer output lead [P] . 美国专利： US4939392A . 1990-07-03

机译：用于驱动存储器件输出引线的输出电路，该输出电路包括三态反相缓冲器和耦合在该缓冲器输入引线和该缓冲器输出引线之间的传输门
5. Memory unit i.e. dynamic RAM, operating method, involves producing read connection between memory area and output buffer at time interval after providing read instruction for transferring read information from memory area to output buffer [P] . 德国专利： DE102006052338A1 . 2008-05-08

机译：存储器单元，即动态RAM，一种操作方法，涉及在提供用于将读信息从存储器区域传送到输出缓冲器的读指令之后的时间间隔，在存储器区域和输出缓冲器之间产生读连接。