磁性存储器结构

摘要

提供具有自旋轨道转矩及电压控制磁异向性辅助型多位元SOT记忆胞结构。根据本发明实施例的磁存储单元包括重金属层和包括自由层、阻障层及固定层的磁穿隧接面元件。重金属层位于自由磁性层的下方，铜接垫位于磁穿隧接面元件的外部并沿重金属层放置。阻障层、自由层及重金属层向外延伸，大于固定层的椭圆形顶部电极层。本实施例的磁性存储器结构扩大了习知装置上的处理窗口，并且缝合到重金属层上的铜接垫用于降低单元写入电压。平面充电电流通过铜接垫施加到重金属层，正电流将SOT及VCMA磁性记忆单元驱动到高电阻状态，即从平行状态至反平行状态，而负电流的驱动而进入低电阻状态，即从反平行状态至平行状态。

说明书

技术领域

本发明是有关于一种磁性随机存取存储器(magnetic random access memory,MARM)结构，且特别是有关于一种具有电压控制磁各向异性(voltage controlledmagnetic anisotropy)特性的自旋轨道转矩(spin-orbit torque,SOT)磁性存储器结构。

背景技术

基于磁穿隧结构(magnetic tunnel junction,MTJ)存储单元的磁随机存取存储器(MRAM)，由一个阻障层隔开2个铁磁性(ferromagnetic)层组成，已成为未来高性能非易失性存储器及逻辑应用非常前景可期的选择。特别地，自旋转移转矩磁随机存取存储器(STT-MRAM)由于其CMOS兼容性、优异的非易失性、高写入与读取速度、高耐用性以及更低功耗而引起了众多关注。它更被认定为新兴更具竞争力的非易失性存储器，且具有小型化、系统化芯片(system-on-chip)、快速系统操作(Instant on System)等的嵌入式存储器等的理想选择，并且对于物联网(Internet of Things,IoT)设备之类的应用，或各类可携式电子产品应用等，为备受瞩目的理想新世代存储器。

尽管STT-MRAM由于其独特特征而在全球引起了相当大的关注，但是在技术商业化前须解决一些重大挑战。该技术已经成熟到硅铸厂能生产它们的阶段。尽管已成熟，然仍有进一步提高其稳健性(robustness)的空间。STT-MRAM技术的主要缺点之一是其可靠性问题，例如:由于相同读/写存取路径，易有读/写干扰与错误问题，经使用次数增加，也会有阻障层氧化物被击穿(oxide breakdown)等问题。

为了减轻STT-MRAM的可靠性问题，具有读/写不同路径的自旋轨道转矩MRAM(SOT-MRAM)被视为是可能的解决方案。相较于二端点型的STT-MRAM，三端点型的SOT-MRAM的优点在于读写路径彼此垂直，这本质上解决了可靠性及穿隧阻障层劣化问题，为存储器可靠度与耐用性应用提供了新的途径。

发明内容

本发明一实施例提出一种磁性存储器结构磁性存储器结构包括一磁穿隧结构(magnetic tunneling junction,MJT)及一重金属层。磁穿隧结构包括一固定层、一阻障层及一自由层。阻障层形成于固定层下方。自由层形成于阻障层下方。重金属层形成于自由层下方。其中，阻障层具有一第一上表面，固定层具有一下表面，且第一上表面的面积大于下表面的面积。

本发明另一实施例提出一种磁性存储器结构磁性存储器结构包括一磁穿隧结构、一重金属层及一导电层。重金属层形成于磁穿隧结构层下方。导电层形成于重金属层下方。其中，导电层的导电率高于重金属层的导电率。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1及图2为依照本发明一实施例的磁性存储器结构的功能方块图。

图3为图1的磁性存储器结构的电阻对电流密度(R-J)曲线的示意图。

图4～图9为依照本发明另一实施例的磁性存储器结构的示意图。

图10为磁性存储器结构100的电阻对电流密度(R-J)曲线的示意图。

图11为依照本发明另一实施例的磁性存储器结构的示意图。

其中，附图标记：

100、200：磁性存储器结构

110：顶部电极

110s：侧表面

120：磁穿隧结构

121：固定层

121b：下表面

121s：侧表面

122：阻障层

122s：第一侧表面

122u：第一上表面

123：自由层

123s：第二侧表面

130：重金属层

130s：第三侧表面

140：导电层

140u：第二上表面

141：第一导电部

141a、142a：渠沟

142：第二导电部

150：介电材料层

C11、C12、C21、C22、C31、C32：曲线

L1、L2：电流

V

SP1：间隔

V

TR1：第一晶体管

TR2：第二晶体管

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

请参照图1～3，图1及图2为依照本发明一实施例的磁性存储器结构100的功能方块图，而图3绘示图1的磁性存储器结构100的电阻对电流密度(R-J)曲线的示意图。

磁性存储器结构100是一种磁随机存取存储器(MRAM)，例如是自旋轨道转矩(SOT)式磁随机存取存储器。磁性存储器结构100包括顶部电极110、磁穿隧结构120、重金属层130、导电层140和介电材料层150。

顶部电极110形成在磁穿隧结构120的上方。顶部电极110用以接收由一电压源(未示出)施加的读取电压VR，以读取磁穿隧结构120的状态。

磁穿隧结构120包括固定层(pinned-layer)121，阻障层(barrier-layer)122和自由层(free-layer)123。阻障层122形成在固定层121下方，且自由层123形成在阻障层122下方，即阻障层122位于固定层121和自由层123之间。

磁穿隧结构120的顶部电极110和固定层121分别具有侧表面110s及侧表面121s。在一个蚀刻制程中，通过同一个光罩(Mask)蚀刻出顶部电极110和固定层121，以形成侧表面110s及121s，因此侧表面110s及121s大致上彼此对齐。如图1所示，顶部电极110与固定层121形成为相同的椭圆形状。在另一实施例中，顶部电极110的端面形状可以例如是圆形或多边形，如正方形、矩形或长方形等。

此外，阻障层122具有第一上表面122u，固定层121具有下表面121b，其中第一上表面122u的面积大于下表面121b的面积。如图1所示，固定层121的下表面121b整个位于阻障层122的第一上表面122u。

顶部电极110也作为磁穿隧结构120蚀刻结构的硬遮罩(Hard mask)，由于顶部电极110与阻障层122和固定层121不同的材料且具高蚀刻选择比特性，阻障层122可用作蚀刻停止层(etching stop layer)，利用蚀刻高选择比特性获得固定层121及阻障层122的精确厚度。为了提供磁穿隧结构蚀刻停止层，阻障层122的第一上表面122u的面积大于固定层121的下表面121b的面积。在一实施例中，阻障层122由包括氧化镁(MgO)或其组合的绝缘材料所制成，其不同于被固定层121的磁性材料。

如图1所示，重金属层130形成在自由层123下方。阻障层122、自由层123及重金属层130分别具有第一侧表面122s、第二侧表面123s及第三侧表面130s。在一蚀刻制程中，通过同一个光罩蚀刻出阻障层122、自由层123及重金属层130，以形成第一侧表面122s、第二侧表面123s及第三侧表面130s。因此，第一侧表面122s、第二侧表面123s与第三侧表面130s大致上彼此对齐(或齐平)。如图1所示，阻障层122、自由层123及重金属层130形成为相同的多边形形状，例如是矩形、椭圆形，圆形或正方形。

在一些实施例中，固定层121可包括单层或复合层。在一些实施例中，固定层121可包括单层，例如，钴铁(CoFe)合金，钴铁硼(CoFeB)合金或钴镍(CoNi)合金。在一些实施例中，固定层121可包括复合层，例如，钴(Co)层/铂(Pt)层，钴(Co)层/镍(Ni)层或钴(Co)层/钯(Pd)层。

在一些实施例中，阻障层122可包括氧化镁(MgO)或氧化铝(AlOx)。在一些实施例中，阻障层122的厚度T1可介于约0.5纳米(nm)至2纳米的范围内。

在一些实施例中，自由层123可包括单层或复合层。在一些实施例中，自由层123可包括单层，例如，铁(Fe)、钴(Co)、镍(Ni)、钆(Gd)、铽(Tb)、钴铁硼(CoFeB)合金或钴铁(CoFe)合金。在一些实施例中，自由层123可包括复合层，例如，钴铁硼(CoFeB)合金/钽(Ta)/钴铁硼(CoFeB)合金或钴铁(CoFe)合金/钽(Ta)/钴铁(CoFe)。另外，在一些实施例中，自由层123的厚度T2介于约1nm至约3nm的范围内。

在一些实施例中，重金属层130可以由包括钽(Ta)，钨(W)、铂(Pt)、钯(Pd)、铪(Hf)、铌(Nb)、钼(Mo)、金(Au)、锆金属(Zr)或其合金所制成，但不限于此。在一些实施例中，重金属层130的厚度T3可小于10nm。

导电层140形成在重金属层130下方。导电层140包括彼此分离的第一导电部141及第二导电部142，且第一导电部141及第二导电部142连接于重金属层130之二端。导电层140的导电率高于重金属层130的导电率。与没有导电层140的结构相比，本实施例的导电层140能增加重金属层130与导电层140的整体的导电率，因此可降低图1电流L1及图2电流L2的驱动电压。另外，在一实施例中，导电层140由例如是银、金、铜、铝或其组合的材料制成。

如图1所示。在一写入编程中，施加电流L1以流过第一导电部141、重金属层130及第二导电部142，以便切换磁穿隧结构120的自由层123从状态“0”至状态“1”(或从状态“1”到状态“0”)，其中状态“0”表示固定层121与自由层123的磁化方向例如是相同的，而状态“1”表示例如固定层121与自由层123的磁化方向例如是相反。

如图2所示，在另一写入编程中，施加反向的电流L2流过第二导电部142、重金属层130及第一导电部141，以便切换磁穿隧结构120的自由层123从状态“1”至状态“0”(或从状态“0”到状态“1”)。

如第1～3图所示，读取电压VR施加在顶部电极110及第一导电部141之间或顶部电极110与第二导电部142之间，以在一写入操作中读取平行状态(P state)电阻或反平行状态(AP state)电阻。在一实施例中，所需的读取电压VR例如是0.1伏特(Volt)，更多或更少。

由于阻障层122为磁穿隧结构的蚀刻停止层，且阻障层122的第一上表面122u的面积大于固定层121的下表面121b的面积，因此可完整保护磁穿隧结构区的重金属层均匀性，而不被蚀刻电浆影响其厚度均匀性，使重金属层130的厚度可精确控制。在一实施例中，重金属层130的厚度T3可精确地控制在约3nm～约10nm之间。

如图1所示，导电层140具有从重金属层130露出的第二上表面140u。换句话说，如图1所示，导电层140延伸超出重金属层130的侧表面130s、阻障层122的第一侧表面122s及自由层123的第二侧表面123s。

如图1所示，介电材料层150蚀刻定义出渠沟141a与142a，并将渠沟填入导电材料，经过平坦化制程处理后，形成第一导电部141、第二导电部142及第一导电部141与第二导电部142之间的间隔SP1。

请参照图4～图10所示，图4～图9为依照本发明另一实施例的磁性存储器结构100的示意图，而图10为磁性存储器结构100的电阻对电流密度(R-J)曲线的示意图。

如图4～图9所示，由外部电压源施加调变电压VM以调变磁穿隧结构120的能障(energy barrier)。相同地，将读取电压VR施加在顶部电极110与第一导电部141之间或顶部电极110与第二导电部142之间，以在写入操作中读取P状态电阻(低阻态)或AP状态电阻(高阻态)。

如图4所示，在写入编程中，施加电流L1流过第一导电部141，重金属层130和第二导电部142，以切换磁穿隧结构120的自由层123从状态“0”至状态“1”(或从状态“1”至状态“0”)，其中电压VM为0。

如图5所示，在另一写入编程中，施加反向电流L2流经第二导电部142、重金属层130及第一导电部141，以切换磁穿隧结构120的自由层123从状态“1”至状态“0”(或从状态“0”至状态“1”)，其中调变电压VM为0。

如图6所示，在一写入编程中，施加电流L1流经第一导电部141、重金属层130及第二导电部142，以切换磁穿隧结构120的自由层123从状态“0”至状态“1”(或从状态“1”至状态“0”)，其中电压VM为+0.5V。

如图7所示，在另一写入编程中，施加反向电流L2流经第二导电部142、重金属层130及第一导电部141，以切换磁穿隧结构120的自由层123从状态“1”至状态“0”(或从状态“0”至状态“1”)，其中电压VM为+0.5V。

如图8所示，在一写入编程中，施加电流L1流经第一导电部141、重金属层130及第二导电部142，以切换磁穿隧结构120的自由层123从状态“0”至状态“1”(或从状态“1”至状态“0”)，其中电压VM为-0.5V。

如图9所示，在另一写入编程中，施加反向电流L2流经第二导电部142、重金属层130及第一导电部141，以切换磁穿隧结构120的自由层123从状态“1”至状态“0”(或从状态“0”至状态“1”)，其中电压VM为-0.5V。

在SOT-MRAM记忆胞(cell)中，平面内电流(in-plane current)流过重金属层130。由于重金属层的自旋霍尔效应(Hall effect,SHE)，自旋极化电子累积在金属层/自由层的接面处，导致横向纯自旋电流流入自由层。图10的曲线C11和C12所示，正电流(如曲线C11)将SOT-MRAM记忆胞驱动为高电阻状态(high-resistance state,HRS)，而负电流(如曲线C12)驱动SOT-MRAM记忆胞进入低电阻状态(low-resistance state,LRS)。因此，可藉由施加电流通过重金属层来改变相邻自由层的磁化状态。如图10的曲线C11所示，当正电流的电流密度达到阈值(例如，图10所示的曲线C11为28MA/cm2)时，允许磁穿隧结构120的自由层123的状态改变。当负电流的电流密度低于阈值(例如，图10所示的曲线C12为-28MA/cm2)时，允许磁穿隧结构120的自由层123的状态改变。

如图10的曲线C11及C12所示，当电压VM为0V或没有偏压(bias)施加时，从P状态切换到AP状态以及从AP状态切换到P状态的阈值类似如上述的SOT-MRAM单元的切换。

如图10的曲线C21及C22所示，当电压VM为-0.5V的偏压时，从P状态切换到AP状态以及从AP状态切换到P状态的阈值下降，例如，从+28MA/cm2(如曲线C11)或-28MA/cm2(如曲线C12)至+26MA/cm2(如曲线C21)或-26MA/cm2(如曲线C22)。

如图10的曲线C31及C32所示，当电压VM为+0.5V的偏压时，从P状态切换到AP状态以及从AP状态切换到P状态的阈值上升，例如，从+28MA/cm2(如曲线C11)或-28MA/cm2(如曲线C12)至+31MA/cm2(如曲线C31)或-31MA/cm2(如曲线C32)。

如图11所示，其绘示依照本发明另一实施例的磁性存储器结构200的示意图。如上所述的用于控制阈值调变效果的电压VM可应用于基于未来高密度非易失性存储器(NVM)领域的电压控制磁异向性辅助型多位元SOT记忆胞结构(voltage controlled magneticanisotropy(VCMA)-assisted multibit SOT cell structure)。

如图11所示，一个顶部电极110形成在对应的磁穿隧结构120上方，且一个开关260与对应的顶部电极110电连接，用于判断偏压是否施加到顶部电极110。

如图11所示，磁性存储器结构200包括多个顶部电极110、多个磁穿隧结构120、重金属层130、导电层140、介电材料层150及多个开关260。

在本实施例中，重金属层130形成在所有磁穿隧结构120下方，且磁穿隧结构120上下重叠于第一导电部141与第二导电部142间的间隔SP1。在磁性存储器结构200中，藉由电流流经二个导电部(第一导电部141及第二导电部142)，多个磁穿隧结构120的多个状态受到控制而改变。

如图11所示，介电材料层150蚀刻定义出渠沟141a与142b，并于渠沟141a及142b渠沟填入导电材料，经过平坦化制程处理后，形成第一导电部141、第二导电部142及与第一导电部141与第二导电部142部之间的间隔SP1。换句话说，没有任何导电部设置于间隔SP1。此外，第一晶体管TR1与第一导电部141电连接，第二晶体管TR2与第二导电部142电连接。流向第一导电部141的电流L1的通过与否由第一晶体管TR1控制，而流向第二导电部142的电流L2的通过与否由第二晶体管TR2控制。在本实施例中，多个磁穿隧结构120的自由层123的状态可以仅由二个晶体管(第一晶体管TR1及第二晶体管TR2)控制/切换。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。