用于锁相环路中精细控制相位/频率偏移的方法和电路

摘要

实现方式提供了一种锁相环路(PLL)装置，包括：相位和频率检测器(PFD)与电荷泵(CP)部分；低通滤波器；压控振荡器(VCO)，所述VCO由所述低通滤波器驱动以生成VCO时钟信号；多个分频器，被配置来接收所述VCO时钟信号并分阶段对所述VCO时钟信号进行分频以生成一系列静态分频的VCO时钟信号和动态分频的VCO时钟信号；反馈部分，所述反馈部分包括：第一组件，被配置来接收所述动态分频的VCO时钟信号并生成指示器信号；以及第二组件，被配置来根据所述指示器信号进行多路复用以生成用于所述PFD与CP部分的反馈时钟信号集；以及主相位/频率控制引擎，被配置来断言对至少一个分频器的分频控制和对多路复用网络的多路复用控制。