应用于高速电路中的电荷泵锁相环设计

摘要

锁相环是高速串行接口电路和无线通信系统中时钟发生器的核心模块。随着信息流量不断增长，系统复杂度日益提高，系统对锁相环的工作速率、面积、功耗以及抖动性能的要求也越来越高。
　　本论文设计了用于高速串行接口电路中的电荷泵锁相环。首先对电荷泵锁相环进行了系统分析，包括系统的线性模型、噪声模型以及稳定性。借助于MATLAB系统仿真软件，确定了系统的环路参数。对比实际设计的晶体管级电路仿真结果和MATLAB系统模型的仿真结果，发现结果基本一致。
　　电路设计中，由于输入参考频率较低，鉴频鉴相器采用了经典的基于锁存器的结构，通过调节反馈回路的延时，满足消除鉴相死区的情况下，尽可能地减小了盲区，提高了鉴相精度;电荷泵采用带运算放大器箝位的单端结构，其中尾电流源采用高摆幅的共源共栅结构，在得到高输出阻抗的同时保证了较高的输出摆幅，开关管采用互补开关以抑制电荷注入效应;环路滤波器使用2阶无源滤波器;压控振荡器使用三级差分环形结构，并加入了正反馈交叉耦合对，使输出波形电平转换速度更快、对称性更好，达到降低相位噪声的效果;由于分频比较高，分频器使用脉冲吞咽结构，其中预分频器采用基于TSPC D触发器的结构。论文完成了电路设计、前仿真、版图设计及后仿真。
　　本设计基于SMIC0.13μm CMOS工艺，由后仿真结果看出，TT工艺角下，当输入参考时钟频率为2MHz，VCO输出信号频率为800MHz时，锁相环总功耗为5.4mA×3.3V，锁定时间小于40μs，VCO输出相位噪声为-102dBc/Hz@1MHz，系统环路输出峰峰抖动最大值24.9ps@800MHz，版图核心面积为0.315mm×0.285mm。

目录

声明

摘要

插图

表格

第1章 绪论

1．1 本文研究的背景与意义

1．2 国内外研究现状

1．3 研究内容

1．4 论文组织安排

第2章 锁相环理论概述

2．1 锁相环的基本结构和工作原理

2．1．1 锁相环的基本结构

2．1．2 锁相环的工作原理

2．2 电荷泵锁相环理论

2．2．1 鉴频鉴相器

2．2．2 电荷泵

2．2．3 低通滤波器

2．2．4 压控振荡器

2．2．5 分频器

2．3 本章小结

第3章 电荷泵锁相环系统设计

3．1 电荷泵锁相环稳定性分析

3．2 锁定时间

3．3 相位噪声和时钟抖动基本理论

3．3．1 相位噪声

3．3．2 时钟抖动

3．4 电荷泵锁相环的噪声传递函数

3．5 基于MATLAB锁相环系统建模分析

3．6 电荷泵锁相环参数设计总结

3．5 本章小结

第4章 电荷泵锁相环电路设计实现

4．1 鉴频鉴相器设计

4．1．1 鉴频鉴相器的非理想特性

4．1．2 鉴频鉴相器的电路实现

4．2 电荷泵设计

4．2．1 电荷泵的非理想特性

4．2．2 电荷泵的电路实现

4．3 压控振荡器设计

4．3．1 压控振荡器的结构选择

4．3．2 压控振荡器的电路实现

4．4 分频器的设计

4．5 低通滤波器设计

4．6 本章小结

第5章 系统的版图设计及后仿真结果

5．1 版图设计需考虑的各种效应

5．1．1 寄生效应

5．1．2 闩锁效应

5．1．3 天线效应

5．2 电荷泵锁相环版图设计

5．3 电荷泵锁相环系统后仿真结果

5．4 本章小节

第6章 总结与展望

6．1 总结

6．2 展望

参考文献

致谢

攻读硕士学位期间发表的论文