一种JTE和掩埋FLR复合终端结构功率器件及其制备方法

摘要

本发明公开了一种功率器件JTE和掩埋FLR复合终端结构及其制作方法。该新型终端结构主要由三种结构组合而成：在N型（或P型）外延耐压层的结终端区域的上层是与外延层相反掺杂的P型层（外延是P型时则为N型），同时在上层P型层中有离散的多个沟槽环，沟槽中填入了SiO2或其他High‑K介质；在每个沟槽的正下方还有与外延层相反掺杂的P型环掩埋场限环结构，这些P型环的上部与上层的P型层相连接，由此构造成上层是JTE结构，下层是掩埋场限环FLR的复合结构耐压终端。该复合终端结构工艺简单，对JTE浓度或FLR环宽、间距的工艺偏差以及表面电荷不敏感，同时能大幅提高器件终端的耐压能力和减少所需耐压终端的芯片面积。