现有边沿式高阻型数字鉴相器输出端优化设计案

摘要

本发明案中的鉴相器内部电路如图3所示，工作原理为：a.初态(复位后)初态时WrWc=00时，QrQc=01，PDo=高阻态。b.处在初态下的一个输入信号上升边沿到达WrWc=↑0时，QrQc=11，PDo=“1”态；WrWc=0↑时，QrQc=00，PDo=“0”态。c.处在非初态下的一个输入信号上升边沿到达WrWc=‑↑/↑‑时，QrQc=10，PDo=高阻态。d.处在任意态下输入信号的上升边沿同时到达WrWc=↑↑时，QrQc=10，PDo=高阻态。