集成电路半定制后端设计时钟树顶层设计方法

摘要

本发明公开了一种集成电路半定制后端设计时钟树顶层设计方法。步骤S1：后端设计工具执行顶层时钟树元器件布局，并且输出布局结果。步骤S2：根据步骤S1的布局结构执行顶层时钟树信号线配置，并且输出配置结果。步骤S3：将步骤S2的配置结果更新到全局顶层时钟树设计数据，同时增加顶层时钟树信号端口。步骤S4：将步骤S3的已更新的全局顶层时钟树设计数据进行简化提取，同时输出经过简化提取的全局顶层时钟树设计数据。本发明公开的集成电路半定制后端设计时钟树顶层设计方法，提高时钟树设计的设计质量，有助于提高芯片设计工作效率，减少无效工作和减少设计迭代次数，最终缩短芯片设计周期。