一种适用于多种卷积模式的FIR滤波器实现

摘要

本发明公开了一种可适用于多种卷积模式的FIR滤波器及其硬件实现，该结构可以支持目前卷积神经网络中主流的卷积运算，如步长为1的3*3和5*5的卷积计算以及步长为2的3*3卷积运算等，并运用6并行快速FIR算法来减小硬件消耗，降低卷积计算复杂度，提高数据吞吐率。本发明完成了步伐为2的三并行卷积运算的硬件结构推导，并在不增加加法器与乘法器的基础上将其与6并行快速FIR滤波器硬件结构相结合，使得该结构在适配的每种模式下都极大得利用了硬件资源。本发明通过该单一硬件结构的不同配置可以实现目前绝大多数主流的卷积神经网络计算，提高了硬件利用率，具备了高通用性，简化了卷积神经网络的硬件实现。