一种基于FPGA的MWC压缩采样宽带数字接收机PDW形成方法

摘要

本发提供了一种基于FPGA的MWC压缩采样宽带数字接收机PDW形成方法，属于信息与通信工程中的电子对抗领域。首先通过混频模块将信号搬移至基带，通过低通滤波器获得基带压缩采样信号，再进行降速抽取，使得数据量大幅下降以便于硬件实现。将抽取后的信号输入进CORDIC模块进行幅度和相位的提取，通过利用相位差测频法测出子带频率，并利用多信道信号并行信道化方式通过对频率计算模块计算得到信号所在子带，从而得到信号的绝对载频。通过门限判决法进行脉冲提取，用脉冲提取出的信号到达和消失时间计算得到脉宽。本发明验证了基于MWC压缩采样结构数字接收机的PDW数据形成物理实现的可行性，为后续基于该新型接收机的整体系统的FPGA实现奠定了理论和硬件实现基础。

说明书

技术领域

本发明属于信息与通信工程中的电子对抗领域，具体来说是利用FPGA实现一种基于 MWC压缩采样的新型数字接收机，对宽带中频信号进行欠奈奎斯特采样并生成相应PDW的 方法，生成的PDW用于后续电子侦察的分选识别。

背景技术

对于现在普遍采用低截获概率(LPI)信号(包括线性调频(LFM)信号、相位编码(PSK) 信号、频率编码(FSK)信号等)和捷变频信号，宽带数字接收机的接收带宽内通常含有多个 载频位置不同、带宽不同的子信号，甚至其载频位置、带宽是时变的。而传统的均匀信道化 结构，其子带划分是盲目的，子带带宽随着子带划分的确定后无法进行改变，因此在接收信 号时会产生跨信道问题，导致数字信号处理复杂，而一味增大子带带宽，会使接收机灵敏度 大幅度降低，降低信噪比提升效果。

从目前研究新型信道化结构的文献来看，大多数的研究在于如何利用非均匀信道化结构 来解决均匀信道化结构出现的问题，但是这种信道划分始终是固定的，不具有自适应性的能 力。今年来，压缩采样理论一直在被深入研究。2010年Mishali M.等人提出的压缩采样调制 宽带转换MWC结构是目前最为成功的压缩采样结构，并于2016年由哈尔滨工程大学的陈涛课 题组成功扩展到离散数字领域，用于宽带数字接收机的设计。该接收机结构利用频域稀疏信 号的特点，实现了Sub-Nyquist采样，也节省了存储空间，并且分支路数减少，降低了系统 复杂度，并成功地解决了跨信道问题。但其研究一直停留在理论研究和软件仿真的阶段。

本发明将MWC结构的压缩采样宽带数字接收机在Xilinx公司的FPGA上进行成功搭建， 并利用Vivado软件自带仿真能力，对输入信号得到的载频、脉宽、到达时间进行仿真验证， 通过验证和输入信号的信号信息基本一致，验证了用FPGA实现基于MWC压缩采样结构的宽带 数字接收机并形成PDW数据的正确性和可行性。

发明内容

本发明提供了一种基于FPGA的MWC压缩采样宽带数字接收机PDW形成方法，应用于电子侦察系统，目的在于提供基于MWC压缩采样结构的宽带数字接收机在FPGA上实现 并生成PDW数据的方法，并验证可行性。

本发明的目的是这样实现的：(1)将信号输入混频模块和伯努利伪随机序列相乘后输出 至低通滤波模块；(2)从低通滤波模块中提取基带信号输出给降速抽取模块；(3)在降速抽 取模块中对信号进行相应倍数抽取减少数据量后输出给CORDIC模块；(4)在CORDIC模块 中计算出信号幅度和相位；(5)将幅度输出给脉冲提取模块进行脉冲提取并输出给到达时间 测量模块测出脉冲到达时间；(6)然后将幅度输出给脉宽测量模块，在脉宽测量模块中计算 得到脉宽；(7)将相位输出给相位差测频模块，测出子带相对频率；(8)将各路子信道信号 的DTFT输入绝对频率测量模块中计算出信号所在子信道号，从而计算得到信号真正载频。

本发明适用的条件为：

(1)输入信号脉冲压缩雷达信号，包括常规雷达信号、二相编码信号、四相编码信号、 线性调频信号、捷变频信号、非线性调频信号以及频率编码信号；

(2)模拟信号x(n)采样序列要满足奈奎斯特采样定理，可以被AD采集成数字信号。

与现有技术相比，本发明提供的方法的有益效果在于：在FPGA平台上实现了基于MWC 压缩采样结构的宽带数字接收机，并成功获得相应PDW数据，验证了该新型数字接收机结 构物理实现的可行性，为后续基于该新型接收机的整体电子侦察系统的FPGA实现奠定了一 定的基础。

附图说明

图1是系统总体流程框图；

图2是FPGA混频模块输出仿真图；

图3是低通FIR滤波器多相结构示意图；

图4是FPGA低通滤波器模块输出仿真图；

图5是FPGA降速抽取模块输出仿真图；

图6是FPGA Cordic模块输出仿真图；

图7是FPGA相位差测频输出仿真图；

图8是FPGA脉冲提取和脉宽测量输出仿真图。

具体实施方式

下面结合附图对本发明提供的方法做进一步描述：

本发明是基于FPGA实现的，基本流程包括以下九个模块：混频模块、低通滤波模块、 降速抽取模块、CORDIC模块、相位差测频模块、脉冲提取模块、到达时间测量模块、脉宽测量模块和绝对频率测量模块，如图1所示。对于前8个模块用一路信道化结构进行说明，对第9个模块用多路信道化结构进行说明。

1)混频模块

混频模块的作用为：利用±1随机分布的伯努利伪随机序列与输入信号相乘，实则在频域 上做卷积运算，进行频谱搬移，将频域上稀疏的输入信号搬移到基带。

待测信号是采样频率为200MHz，信噪比为15dB，载频为41MHz，采样点为4000点，脉宽为18μs的复指数信号，混频序列为4路4000点+1，-1随机分布的伯努利伪随机信号PN1，PN2，PN3，PN4。其FPGA实现过程如下所示。

1.首先将待检测的复数信号输入到FPGA中；

2.之后将其实部与虚部和伪随机系列分别同时输入进FPGA中；

3.将信号和伯努利伪随机数在每个时钟的上升沿相乘；

4.得到24位位宽的混频后搬移到基带的信号，并将其输出到低通滤波模块。

FPGA仿真结果图如图2所示。

2)低通滤波器模块

低通滤波模块的作用为：将混频至基带的信号提取出来。

本模块输入为24位位宽的混频后数据。低通滤波器采用了FIR滤波器，设计滤波器的参 数需要考虑采样频率，通带波纹、阻带衰减、通带长度和阻带长度。为保证系统实现将子带 个数设置为20，从而可对FIR滤波器的各个参数进行设计。本发明中设计基带带宽为10MHz， 因此设计过渡带起始频率为5MHz，截止频率为10MHz。原型低通滤波器的阶数为43阶，r_p＝3dB，r_s＝40dB，将得到的滤波器系数进行量化截位取整转变成16进制数字写入到FPGA>

在低通滤波模块中采用Verilog语言对其多相形式进行编写并实现低通FIR滤波器。低通 滤波器的多相形式如下所示。

设低通FIR滤波器为其中h(n)为低通滤波器的单位冲激相应， 则其多相表示形式如公式(1)所示。

其中，M为多相结构抽取数，其多相结构示意图如图3

所示。

可以看出，低通FIR滤波器的多相结构的本质就是将信号延时分别与滤波器系数相乘最 后再加和到一起。则低通滤波器模块的FPGA实现如下所示。

1.将低通滤波器系数写入低通滤波器模块；

2.利用43个24位的寄存器依次流水赋值做一个43流水延迟的处理，其中每一个寄存器 即为一个时钟周期的延迟；

3.输入混频后信号到第一个寄存器中构成多相结构中的输入信号延时；

4.将每一个寄存器与相应量化后的13位滤波器系数相乘，并用assign语句将相乘后的结 果相加；

5.输出assign语句结果至降速抽取模块。

混频后信号通过低通滤波器后得到的仿真结果如图4所示。

3)降速抽取模块

降速抽取模块的作用为：对低通滤波模块输出的信号数据，进行每个20个时钟周期抽取 一个数据的降速处理，获取基带压缩采样数据，其采样速率为10MHz，每路输出压缩采样信 号点数降至200点，减少数据量。为后续FPGA处理提供方便，减少硬件资源的占用。其FPGA 实现方法如下。

1.输入低通滤波模块输出的信号；

2.在always块里写入一个计数器，每个时钟周期计数一次；

3.当计数达到20时将输入的信号存入一个新的寄存器，并将计数器置1；

4.截取降速抽取之后的第11位到第25位，构成一个15位位宽的输出

5.输出截取后信号到CORDIC模块。

FPGA仿真结果如图5所示。

4)CORDIC模块

CORDIC模块的作用为：利用输入信号的实部虚部，逼近计算得到信号的幅度和相位输 出。

9级2分法流水操作所得到的Y轴数值已经足够逼近0，因此确定要进行9次坐标系旋 转操作。其FPGA实现方法如下。

1.新建9个包含X轴、Y轴、相位的寄存器组；

2.将实部和虚部信号数据分别输入X轴、Y轴寄存器中判断Y轴寄存器的最高位是否为 正数；

3.如果最高位是正数则逆时针旋转，如果最高位是负数则顺时针旋转；

4.利用2分法的思想旋转9次每次旋转；

5.将旋转后的X轴、Y轴坐标利用旋转的角度计算并更新对应流水组的寄存器里的数据；

6.判断Y轴的输出，如果Y轴的低位输出等于0，证明CORDIC运算完成；

7.输出X轴寄存器里的信号的幅度和相位寄存器里的信号的相位。

FPGA输出仿真波形如图6所示。

5)相位差测频模块

相位差测频模块的作用为：利用CORDIC模块输出的10位位宽相位，做4点相位差平均，利用相位差测频原理，测出子带内信号频率。在数字域中频率和相位是一阶差分关系。只要对CORDIC算法求得的相位进行公式(2)的计算就可得到所需要的频率。其FPGA实 现过程如下。

式中f_s为采样频率，Δφ(n)为相位差，f为子带相对频率。

1.输入CORDIC模块中输出的相位；

2.利用2个寄存器对相位做一个流水延时处理，并求出相位差；

3.判断当相位差大于+π时对相位差减去2π，当相位差小于-π的时候对相位差加上2π；

4.对相位差做4点累加平均；

5.对求得的平均值乘以采样频率并除以2π得到并输出信号子带内的频率。

FPGA仿真图如图7所示。从图中可以看出，测得子带频率为0.9MHz。

6)脉冲提取模块和脉宽测量模块

脉冲提取模块的作用为：利用CORDIC模块输出的幅度，和相应的阈值相比较，将超过 阈值的信号认为成是有效脉冲，进行脉冲提取，并根据到达时间和消失时间计算得到脉宽。 本系统通过，公式(3)来实现阈值的计算和选取。

式中，P_f为虚警概率，Q(x)为标准正态分布函数，为噪声方差，N为数据长度。其FPGA 实现方式如下。

1.将CORDIC模块中输出的幅度输入到脉冲提取模块中；

2.计算得到阈值，本次发明测试中阈值为十进制的37；

3.将幅度值与阈值相比较，大于阈值的置1并且同时利用累加运算做一个计数器；

4.通过计数器数值计算并输出脉宽。

FPGA仿真结果图如图8所示。从图8中可以看出超过阈值的脉冲幅度有182个，由于采样频率为200MHz，故每个时钟为5ns。经过降速采样后时钟变为100ns。故脉冲宽度为 182×0.1μs＝18.2μs。

7)到达时间测量模块

达到时间测量模块的作用：测量获得从系统开始运行，到脉冲上升沿被提取所用时间。 其FPGA实现方法如下。

1.在系统开始时，构建一个计数器，每一个时钟周期计数一次；

2.在脉冲提取模块中，新建两个寄存器并做1级流水处理；

3.判断当前时刻脉冲提取值“逻辑与”下一时刻取反的脉冲提取值为一则证明捕捉到脉 冲上升沿；

4.停止计数器，进行达到时间的计算。

8)绝对频率测量模块

绝对频率测量模块的作用为：利用两个相邻信道的DTFT变换之比，求得信号所在子带 号，配合子带相对频率，计算出信号实际载频。

我们设计子带带宽大于输入信号的带宽。因此假设输入信号的载频只存在于MWC宽带 数字接收机每一分支的第l′子带。为了求得绝对频率，需要进行多信道信号检测，并采用循 环移位的周期伪随机序列进行混频。则第m路的序列与第一路序列的关系如公式(4)所示， 其傅里叶级数形式见公式(5)。

式中表示将主值序列p₁[n]以M_p为周期进行周期延拓所得的周期性伪随>矩形函数当0≤n≤M_p-1时取值为1。

则第m路混频信号的DTFT变换可以写成公式(6)。

可以推导得到第m+1路和m路的DTFT变换之比为公式(7)。

对公式(7)进行简化可得到子带l′如公式(8)的估计值。

最终绝对频率估计值可从公式(9)得到，其中Δf为子带中相对频率。

f′_c＝l′·f_p+Δf>

实验结果：

从图7得到的结论来看，测频得到的子带频率为0.9MHz，通过绝对频率模块计算得到信 号在第5子带上，则计算得到信号的绝对频率为40.9MHz，而输入的信号为41MHz，从而得 出子带测频结果正确。

从图8得到的结论来看，所测得脉冲宽度为18.2μs，而输入的信号脉宽为18μs。从而 得出脉宽测量正确。

因此可以得到结论，本次发明中在FPGA平台上搭建的MWC压缩采样接收机的结构正 确，可以正确输出载频、脉宽、到达时间等PDW数据。

对于具体实施方式中设置的参数以及结果只用于验证本发明提供方法的可行性，本发明 提供的方法不局限于具体实施方式中设置的参数以及结果，对本发明进行非本质性的修改仍 属于本发明的保护范围。