一种基于SRAM循环复用的实现CHIRP超宽带信号解调的方法

摘要

本发明提供了一种基于SRAM循环复用的实现CHIRP超宽带信号解调的方法，通过SRAM存储体保存symbol的采样点数据，从1个symbol中提取出匹配滤波器系数，用一块大小为512*16bit的SRAM存储，每个symbol rate时钟采样一个采样点数据，每次先缓存16个采样点数据，同时把RAM中相邻的16个采样点数据读出，相邻的16个采样点数据一共可以组成16*16采样点数据的矩阵，分别和对应的匹配滤波器系数做乘累加运算，得到16个采样点数据的16个偏移累加值；通过对系统时钟与symbol rate时钟的设计，实现合理利用每个系统时钟周期，通过对SRAM循环复用可充分利用RAM空间和时序，使实现面积最小化，并能实时输出解调结果。本发明具有设计科学、实用性强、实现面积小、能实时输出解调结果的优点。

说明书

技术领域

本发明涉及无线通信领域中的扩频技术，具体的说，涉及了一种基于SRAM循环复用的实现CHIRP超宽带信号解调的方法。

背景技术

超宽带技术近年来成为无线通信的热点，对比传统的无线通信系统，基于CHIRP扩频技术的超宽带系统具有抗干扰能力强、抗多径能力强、发射功率低、信息保密性强等优点。但是根据CHIRP匹配滤波器的定义，如果要达到较高的接收灵敏度，CHIRP信号解调需要大量的存储单元来存储历史数据和滤波器系数。

为了解决以上存在的问题，人们一直在寻求一种理想的技术解决方案。

发明内容

本发明的目的是针对现有技术的不足，从而提供一种设计科学、实用性强、实现面积小、能实时输出解调结果的基于SRAM循环复用的实现CHIRP超宽带信号解调的方法。

为了实现上述目的，本发明所采用的技术方案是：一种基于SRAM 循环复用的实现CHIRP超宽带信号解调的方法，确定扫频带宽BW和扩频因子SF，用数字电路实现CHIRP信号的扩频，用线性增加的CHIRP 信号表示基带数据1，线性减小的CHIRP信号表示基带数据0，分别用上扫频和下扫频的匹配滤波器对CHIRP信号滤波，根据滤波后的峰值大小和出现时间解调出基带数据，此时的基带数据1或0称为1个 symbol；若扩频因子SF＝12，需采样2^(12+1)＝8192个频点，匹配滤波器系数为一个CHIRP时域symbol内对应每一频点的正负符号值；采用两块512*128bit的SRAM存储体，保存一个symbol的采样点数据；从1个symbol中提取出匹配滤波器系数，用一块大小为512*16bit 的SRAM存储，每个symbol rate时钟采样一个采样点数据，每次先缓存16个采样点数据，同时把RAM中相邻的16个采样点数据读出，相邻的16个采样点数据一共可以组成16*16采样点数据的矩阵，分别和对应的匹配滤波器系数做乘累加运算，得到16个采样点数据的 16个偏移累加值；计算完512个RAM地址的乘累加运算需要512个系统时钟，使系统时钟为symbol rate时钟的n倍，且16个采样点数据的时间为n*16＝512个系统时钟，即n＝32，则计算完16个采样点数据的匹配滤波结果的同时，另外16个新的采样点数据也已经缓存，可用16个新的采样点数据把RAM中在先的16个采样点数据替换；重复进行后最终的偏移累加值通过一个FIFO按symbol rate输出。

本发明相对现有技术具有突出的实质性特点和显著的进步，具体的说，本发明通过对SRAM循环复用可充分利用RAM空间和时序，使实现面积最小化，并能实时输出解调结果，其具有设计科学、实用性强、生产效率高、生产成本低、生产质量可靠的优点。

附图说明

图1是本发明的CHIRP信号时域和频域波形示意图。

图2是本发明的CHIRP信号传统寄存器组解调过程示意图。

图3是本发明采样点数据和匹配滤波器的乘累加运算示意图。

图4是本发明CHIRP信号匹配滤波器RAM实现示意图。

图5是本发明CHIRP匹配滤波器RAM实现时序示意图。

图6是本发明CHIRP匹配滤波器输出处理示意图。

图7是本发明CHIRP采用I、Q两路调制解调系统示意框图。

具体实施方式

下面通过具体实施方式，对本发明的技术方案做进一步的详细描述。

线性调频脉冲信号即CHIRP信号的表达式为：

其中，μ是扫频速率，ω₀是中心频率，T是扫频时间。设CHIRP>

其中k是匹配滤波器的增益，可以看到上扫频和下扫频信号是互相相位共轭匹配的。

CHIRP信号通过匹配滤波器后的输出为：

对于t≥0的情况

等号后的第二项为高频项，可以忽略，则

对于t＜0的情况结果类似，把两种情况的结果合并，可得

把μ＝2πB/T和代入上式，可得

由此公式推理可以看出，CHIRP信号具有恒包络特性，而其对应的匹配输出具有与sinc函数sinx/x类似的特性。

如果采用I、Q两路进行调制解调，即：

I路采用的CHIRP信号表达式为：

对应的匹配滤波器单位冲激响应为：

通过匹配滤波后的输出为：

Q路采用的CHIRP信号表达式为：

对应的匹配滤波器单位冲激响应为：

通过匹配滤波后的输出为：

可以看出，Q路得出的结果与I路得出的结果只有符号区别。

非零中频(即ω₀＞0)时，一般采用I、Q两路调制解调，如所示，当基带信号为0时，发送端调制信号为和接收端cos_ff和sin_ff两路能分别成功匹配，而cos_dd和sin_dd两路则不能匹配；当基带信号为1时，发送端调制信号为和接收端cos_dd和sin_dd两路能分别成功匹配，而cos_ff和sin_ff 两路则不能匹配。因此，基带信号为0和1都能在接收端解析出足够大的能量信息。

综上可知，用I、Q两路经过共轭的匹配滤波器后再求模得到的能量峰值可以精确解调出基带数据。

如果要用数字电路实现CHIRP信号扩频技术，首先需定义扫频 带宽BW和扩频因子SF以把CHIRP信号波形离散化。CHIRP信号时 域和频域波形如图1所示，在频域中，带宽BW和扩频因子SF确定 后，CHIRP信号的频率将线性增加，同理也可以线性减小，斜率为 u＝BW2/(2^SF)。

如果用线性增加的CHIRP信号表示基带数据1，线性减小的CHIRP 信号表示基带数据0，只要分别用上扫频和下扫频的匹配滤波器对CHIRP信号滤波，则可以根据滤波后的峰值大小和出现时间解调出基带数据，此时的基带数据1或0称为1个symbol。

如果带宽BW固定，扩频因子SF越大，灵敏度越高。在灵敏度要求较高的应用场景，如果扩频因子SF＝12，根据香农定理，需采样 2^(12+1)＝8192个频点，匹配滤波器系数为一个CHIRP时域symbol 内对应每一频点的正负符号值，即正为1，负为0。如果用传统的寄存器组实现方法，如图2所示，面积将十分庞大，实际应用难度很大。

本专利申请基于SRAM循环读写的方法实现解调过程，以扩频因 子SF＝12为例，采用两块512*128bit的SRAM存储体，保存一个 symbol的采样点(chip)数据，每个chip数据为8bit，一共8192 个chip；从1个symbol中提取出匹配滤波器系数，如图4所示，

最后应当说明的是:以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。