一种基于FPGA和DAC的宽带线性调频信号实时产生方法

摘要

本发明提出了一种基于FPGA和DAC的宽带线性调频信号实时产生方法，首先确定需要产生的宽带线性调频信号参数，然后确定DAC芯片的处理时钟速率，根据DAC芯片的处理时钟速率以及FPGA芯片的处理能力确定FPGA实时并行处理线性调频信号的路数以及时钟速率，并确定FPGA实时计算的角度量化位数。然后通过FPGA加法器计算每路线性调频信号的实时角度，求取每路线性调频信号实时角度的余弦值，最后通过FPGA控制DAC芯片实时输出宽带线性调频信号。应用本发明方法，信号的带宽和信号频率上限不受器件采样频率的限制，同时突破了传统方法FPGA内部存储器资源受限的瓶颈，不需要外部存储器，降低了FPGA程序设计的时序风险，提高了设计的可靠性。

说明书

技术领域

本发明涉及一种基于FPGA和DAC的宽带线性调频信号实时产生方法，属于雷达宽带线性调频信号产生领域。

背景技术

宽带线性调频信号广泛应用于遥感卫星信号处理类单机中，在对地探测雷达、星载SAR、散射计等遥感载荷中，宽带线性调频信号的性能是一项非常重要的指标。宽带线性调频信号比窄带线性调频信号有显著的优势。宽带线性调频信号增加了系统的信息容量，提供更多的关于目标频域信息，为目标识别提供更多的依据，降低多径效应影响，同时，宽带线性调频信号能增强雷达的抗干扰能力，有效地从杂波中检测出目标。雷达探测距离远近与信号的功率相关，探测距离越远需要的信号功率越大。受发射机和馈电系统功率的限制，宽带线性调频信号是增大雷达信号的功率一个很好的选择。速度分辨率取决于对目标的总的观测时间，角度分辨率取决于天线孔径和对目标的观测时间。宽带线性调频信号也是提高速度分辨率的一个有效方法。

采用DDS技术产生宽带线性调频信号己成为高分辨雷达系统中较为普遍的方法。DDS信号产生技术具有众多优点：极高的频率稳定度、超高速的频率转换时间(可达ns)、相位噪声低、信号形式灵活多样、集成度高。同时，它也存在着信号的带宽和信号频率上限受到器件采样频率的限制(常用DDS芯片AD9858，最高输出的频率为400MHz)。

随着高速DAC芯片的广泛引用，采用FPGA控制高速DAC芯片产生宽带线性调频信号也得到应用，常规方法是从FPGA内部或外部的存储器中读取宽带线性调频信号的波形文件实时输出，控制DAC产生宽带线性调频信号。该方法存在内部存储器资源受限、外部存储器硬件设计复杂、FPGA时序风险较大等问题。

发明内容

本发明的技术解决问题：克服现有技术的不足，提供一种基于FPGA和DAC的宽带线性调频信号实时产生方法，一方面信号的带宽和信号频率上限不受器件采样频率的限制，另一方面突破了传统方法FPGA内部存储器资源受限的瓶颈，不需要外部存储器，降低了FPGA程序设计的时序风险，提高了设计的可靠性。

本发明的技术解决方案是：一种基于FPGA和DAC的宽带线性调频信号实时产生方法，步骤如下：

(1)确定需要的宽带线性调频信号参数，所述宽带线性调频信号参数包括中心频率、时宽、带宽、占空比；

(2)结合宽带线性调频信号参数确定DAC芯片的处理时钟速率；

(3)根据DAC芯片的处理时钟速率以及FPGA芯片的处理能力确定FPGA实时并行处理宽带线性调频信号的路数以及时钟速率；根据宽带线性调频信号的精度要求确定FPGA实时计算的角度量化位数；

(4)通过FPGA加法器计算每路宽带线性调频信号的实时角度；

(5)求取每路宽带线性调频信号实时角度的余弦值；

(6)确定DAC芯片的MUX配比值，通过FPGA控制DAC芯片实时输出宽带线性调频信号。

所述步骤(2)中，DAC芯片的处理时钟速率的确定方法如下：

DAC芯片的处理时钟速率f_DAC满足n取能够满足f_DAC≥2(f_H-f_L)的最大整数值，f₀表示宽带线性调频信号的中心频率，f_H表示宽带线性调频信号的最高频率，f_L表示宽带线性调频信号的最低频率，f_DMAX表示DAC芯片标称的最高工作频率。

所述步骤(3)中，FPGA实时并行处理宽带线性调频信号的路数以及时钟速率的确定方法如下：

FPGA实时并行处理宽带线性调频信号的时钟速率FPGA与DAC的接口数据速率其中MUX为DAC芯片的MUX值，MUX的选取需同时满足以及其中f_max和f_{max_int}分别表示FPGA芯片的最高工作速率和最高接口速率，k₁表示FPGA芯片最高工作速率的降额因子，k₂表示FPGA芯片最高接口速率的降额因子；

FPGA实时并行处理宽带线性调频信号的路数N＝2×MUX。

所述步骤(4)中，计算FPGA处理的每路宽带线性调频信号实时角度的方法如下：

(4.1)利用如下标准线性调频信号表达式计算FPGA处理的第i路宽带线性调频信号实时角度的初值Θ(i-1)：

Θ(i-1)＝θ((i-1)T)×2^p/2π1≤i≤N

θ(t)＝2πf_at+παt²,t＝[0,τ)

其中f_a表示宽带线性调频信号的起始频率，表示宽带线性调频信号的调频率，B表示宽带线性调频信号带宽，τ表示宽带线性调频信号时宽，p表示FPGA实时计算的角度量化位数；T为DAC时钟周期；

(4.2)第m时刻，FPGA处理的第i路宽带线性调频信号实时角度Θ(Nm+i-1)为：

Θ(Nm+i-1)＝Nf_aT2^p+(N+2i-2)NαT²2^p-1+N²(m-1)αT²2^p+Θ(N(m-1)+i-1)

N为FPGA实时并行处理宽带线性调频信号的路数。

所述步骤(5)中求取FPGA处理的每路宽带线性调频信号实时角度余弦值的方法如下：

(5.1)在FPGA内部建立N个独立的“Sine/Cosine Look-Up Table”核，N为FPGA实时并行处理线性调频信号的路数，N个独立的“Sine/Cosine Look-Up Table”核与FPGA实时并行处理的N路线性调频信号一一对应；

(5.2)确定“Sine/Cosine Look-Up Table”核要求输入角度的量化位宽q，其中q≤16；

(5.3)为每个“Sine/Cosine Look-Up Table”核输入对应路的宽带线性调频信号实时角度的高q位，每个“Sine/Cosine Look-Up Table”核即输出对应路线性调频信号实时角度的余弦值。

所述步骤(5.3)中每个“Sine/Cosine Look-Up Table”核输出余弦值的位宽与DAC芯片的数字量化位数一致。

所述DAC芯片的MUX配比值为N:2，N为FPGA实时并行处理线性调频信号的路数。

所述DAC芯片后端设置有带通滤波器，用于保留目标奈奎斯特域的波形，滤除非目标奈奎斯特域的波形。

本发明与现有技术相比的有益效果是：

(1)相对于传统的使用DDS芯片产生宽带线性调频信号，本发明提出的方法可以控制实时角度计算的量化位数，选取量化位宽大于32bit，即可保证实时角度的量化误差小于传统的DDS芯片，提高了宽带线性调频信号的调频精度；另一方面DAC芯片的控制采用带通采样定理，降低了DAC芯片的处理时钟速率，同时在多个奈奎斯特域均可产生相应的宽带线性调频信号，突破了DDS芯片产生线性调频信号频率限制的瓶颈。以AD9858为例，最高输出的频率为400MHz，本发明提出的方法能够输出的最高频率由DAC芯片的输出带宽决定，最高输出频率可达6GHz。

(2)相对于传统的从FPGA内部或外部存储器中读取波形数据，控制DAC芯片实时产生线性调频信号的方法，本发明提出的方法仅需要确定数字量化后的角度初值以及递增常量，就可以实时产生宽带线性调频信号，提高了线性调频信号产生的自适应性；同时本发明仅通过FPGA芯片内部的加法器资源就可以实时地计算出宽带线性调频信号的角度信息，不使用FPGA内部的存储器资源，突破了传统方法FPGA内部存储器资源受限的瓶颈，不使用外部存储器资源，简化了硬件设计。

(3)在DAC控制方面，本发明提出的方法采用多路数据并行处理的方式，可以降低FPGA的处理速率，从而降低了FPGA程序设计的时序风险，提高了设计的可靠性。

附图说明

图1是本发明方法实时处理流程图；

图2是本发明实施例中的硬件实现框图；

图3是本发明实施例中的FPGA软件接口示意图；

图4是本发明实施例中宽带线性调频信号的频谱特性；

图5是本发明实施例中宽带线性调频信号的频率误差曲线。

具体实施方式

本发明提出了一种基于FPGA和DAC的宽带线性调频信号实时产生方法，利用线性调频信号频率变化的线性关系，仅通过FPGA芯片内部的加法器资源就可以实时地计算出线性调频信号的角度信息，大幅降低FPGA资源使用率的同时能够根据任务要求实时切换线性调频信号的控制参数；在DAC控制方面，采用多路数据并行处理的方式，可以降低FPGA的处理时钟速率，提高了设计的可靠性。

如图1所示，本发明方法步骤如下：

(1)确定需要产生的宽带线性调频信号参数，宽带线性调频信号参数包括中心频率、时宽、带宽、占空比。

(2)结合宽带线性调频信号参数和数字信号的采样定理确定DAC芯片的处理时钟速率。

DAC芯片的处理时钟速率的确定方法如下：

DAC芯片能够无失真地合成相应的宽带线性调频信号应该满足带通采样定理，即DAC芯片的处理时钟速率应满足n取能够满足f_DAC≥2(f_H-f_L)的最大整数值。f_DAC为DAC芯片的处理时钟速率，标识f₀表示宽带线性调频信号的中心频率，f_H表示宽带线性调频信号的最高频率，f_L表示宽带线性调频信号的最低频率，f_DMAX表示DAC芯片标称的最高工作频率。目前主流的高速DAC芯片能够保证在第一、第二和第三奈奎斯特区域内合成高质量宽带信号，所以n的取值建议选取范围为0、1、2。

宽带线性调频信号的最高频率＝宽带线性调频信号中心频率+1/2*带宽。

宽带线性调频信号的最低频率＝宽带线性调频信号中心频率-1/2*带宽。

(3)根据DAC芯片的处理时钟速率以及FPGA芯片的处理能力确定FPGA实时并行处理线性调频信号的路数以及时钟速率；根据宽带线性调频信号的精度要求确定FPGA实时计算的角度量化位数。

FPGA实时并行处理宽带线性调频信号的路数以及时钟速率的确定方法如下：

FPGA实时并行处理宽带线性调频信号的速率FPGA与DAC的接口数据速率其中MUX为DAC芯片的MUX值，常用的高速DAC芯片的MUX通常为2:1或4:1。

DAC芯片的MUX值是可以选择的，MUX值的选取保证f和f_int满足FPGA芯片对应速率的降额要求，即应该同时满足其中f_max、f_{max_int}分别表示FPGA芯片的最高工作速率和最高接口速率，k₁、k₂分别表示两种速率的降额因子，降额因子建议小于0.8。

FPGA实时并行处理线性调频信号的路数N＝2×MUX。

常用DDS芯片AD9858实时角度的量化位数为32位，采用FPGA实时计算角度信息，建议实时角度的量化位数p＞32位，能够确保该方法的实时角度计算性能优于DDS芯片。

(4)通过FPGA加法器计算每路线性调频信号的实时角度。

具体方法如下：

标准的线性调频信号表达式为：

θ(t)＝2πf_at+παt²,t＝[0,τ)

其中f_a表示宽带线性调频信号的起始频率，表示线性调频信号的调频率，B表示信号带宽，τ表示时宽。对角度值采用p位进行量化即：Θ＝(θ/2π)×2^p，可将θ量化至0～2^p之间。FPGA实时并行处理N路数据，第m时刻(即第m+1个DAC时钟周期)，各路数据的实时角度量化值为：

第1路：Θ(Nm)＝f_a×(NmT)×2^p+α×(NmT)²×2^p-1

第2路：Θ(Nm+1)＝f_a×(Nm+1)×T×2^p+α×((Nm+1)T)²×2^p-1

…

第i路：Θ(Nm+i-1)＝f_a×(Nm+i-1)×T×2^p+α×((Nm+i-1)T)²×2^p-1

…

FPGA实时并行处理N路数据为例，其他多路实时并行处理的推导用相同方法即可得出。以DAC时钟周期T的N倍为间隔进行离散化采样，分别计算各路角度的差值：

第1路：

ΔΘ₁(m)＝Θ(Nm)-Θ(Nm-N)＝Nf_aT2^p+N²αT²2^p-1+N²(m-1)αT²2^p

ΔΘ₁(m+1)＝Θ(Nm+N)-Θ(Nm)＝Nf_aT2^p+N²αT²2^p-1+N²mαT²2^p

两个角度变化量的差值：

ΔΘ₁(m+1)-ΔΘ₁(m)＝N²αT²2^p

第2路：

ΔΘ₂(m)＝Θ(Nm+1)-Θ(Nm-N+1)＝Nf_aT2^p+(N+2)NαT²2^p-1+N²(m-1)αT²2^p

ΔΘ₂(m+1)＝Θ(Nm+N+1)-Θ(Nm+1)＝Nf_aT2^p+(N+2)NαT²2^p-1+N²mαT²2^p

相邻两个角度变化量的差值：

ΔΘ₂(m+1)-ΔΘ₂(m)＝N²αT²2^p

…

第i路：

ΔΘ_i(m)＝Θ(Nm+i-1)-Θ(Nm-N+i-1)＝Nf_aT2^p+(N+2i-2)NαT²2^p-1+N²(m-1)αT²2^p

ΔΘ_i(m+1)＝Θ(Nm+N+i-1)-Θ(Nm+i-1)＝Nf_aT2^p+(N+2i-2)NαT²2^p-1+N²mαT²2^p

相邻两个角度变化量的差值：

ΔΘ_i(m+1)-ΔΘ_i(m)＝N²αT²2^p

…

可以看出，相邻两个角度变化量的差值均N²αT²2^p，所以通过两级加法器就可以完成线性调频信号实时角度值的求取。

在实际的FPGA程序设计开始时，需要根据线性调频信号的参数以及DAC芯片的时钟周期计算出N路角度的初值：Θ(i-1)(i＝1,2...N)，以及上述公式中的其他常量N²αT²2^p、Nf_aT2^p、(N+2i-2)NαT²2^p-1(i＝1,2...N)等，然后求取实时角度数据，具体方法如下。

第i(i＝1,2...N)路的实时数据为：

第1个DAC时钟周期：Θ(i-1)：初值，根据标准的线性调频信号表达式获得，即Θ(i-1)＝θ((i-1)T)×2^p/2π1≤i≤N

第2个DAC时钟周期：Θ(N+i-1)＝Nf_aT2^p+(N+2i-2)NαT²2^p-1+Θ(i-1)

第3个DAC时钟周期：

Θ(2N+i-1)＝Nf_aT2^p+(N+2i-2)NαT²2^p-1+N²αT²2^p+Θ(N+i-1)

…

第m+1个DAC时钟周期：

Θ(Nm+i-1)＝Nf_aT2^p+(N+2i-2)NαT²2^p-1+N²(m-1)αT²2^p+Θ(N(m-1)+i-1)

(5)求取每路线性调频信号实时角度的余弦值。

方法如下：

(5.1)在FPGA内部建立N个独立的“Sine/Cosine Look-Up Table”核，N为FPGA实时并行处理线性调频信号的路数，N个独立的“Sine/Cosine Look-Up Table”核与FPGA实时并行处理的N路线性调频信号一一对应；

(5.2)确定“Sine/Cosine Look-Up Table”核要求输入角度的量化位宽q，其中q≤16；

(5.3)为每个“Sine/Cosine Look-Up Table”核输入对应路的线性调频信号实时角度的高q位，每个“Sine/Cosine Look-Up Table”核即输出对应路线性调频信号实时角度的余弦值，实时角度的余弦值y＝cos(2πf_at+παt²)。

每个“Sine/Cosine Look-Up Table”核输出的实时数据将作为DAC芯片的输入数字信号，故该核的输出位宽应该与DAC芯片的数字量化位数保持一致。

(6)确定DAC芯片的MUX配比值，通过FPGA控制DAC芯片实时输出宽带线性调频信号。其中DAC芯片的MUX配比值为N:2，N为FPGA实时并行处理线性调频信号的路数。

DAC芯片后端设置有带通滤波器，用于保留目标奈奎斯特域的波形，滤除非目标奈奎斯特域的波形。

实施例：

设需要产生的宽带线性调频信号中心频率f₀＝600MHz，带宽B＝200MHz，时宽τ＝50us。

宽带线性调频信号产生步骤如下：

(a1)确定宽带线性调频信号中心频率、时宽、带宽、占空比等参数。设计实现宽带线性调频信号的中心频率f₀＝600MHz，带宽B＝200MHz，时宽τ＝50us，占空比50％，信号最低频率f_L＝500MHz，最高频率f_H＝700MHz。

(a2)结合宽带线性调频信号的参数和数字信号的采样定理确定DAC芯片的处理时钟速率。

根据数字带通采样定理DAC工作频率n取1，f₀＝600MHz，计算得出f_DAC为800MHz，且满足f_DAC≥2(f_H-f_L),最终使用DAC芯片输出的第2奈奎斯特域的波形。

(a3)根据DAC芯片的处理时钟速率以及FPGA芯片的处理能力确定FPGA实时处理数据的路数以及时钟速率；根据宽带线性调频信号的精度要求确定FPGA实时计算的角度量化位数。FPGA选用了Xilinx公司的XC4VSX55，DAC芯片选用了e2v公司的EV10DS130AG。

DAC芯片选取的工作速率为800MHz，通过4:1MUX配比可以将FPGA的接口数据速率f_int降低为200MHz。FPGA接口采用ODDR设计，FPGA内部实时并行处理宽带线性调频信号的速率f可降低为100MHz。FPGA接口速率和处理速率均满足FPGA芯片的速率降额要求。实时角度计算的量化位数选取48bit，优于DDS芯片的32bit。FPGA实时并行处理线性调频信号的路数N＝8。

FPGA输出的数字线性调频信号通过DAC芯片后会在三个奈奎斯特域产生带宽为200M的波形，因此DAC芯片后端需要增加带通滤波器，滤除第一和第三奈奎斯特域的波形，仅保留第二奈奎斯特域，中心频率为600MHz的波形。硬件设计框图如图2所示。

(a4)确定FPGA实时处理的初始角度及常量，通过FPGA的加法器求取实时角度数据。标准的线性调频信号表达式为：

θ(t)＝2πf_at+παt²,t＝[0,τ)

其中f_a表示宽带线性调频信号的起始频率，表示线性调频信号的调频率，对角度值采用p位进行量化即：Θ＝(θ/2π)×2^p，可将θ量化至0～2^p之间

FPGA实时并行处理8路数据，以DAC时钟周期的T的8倍为间隔进行离散化采样，在实际的FPGA程序设计开始时，需要根据线性调频信号的参数以及DAC芯片的时钟周期计算出8路角度的初值：Θ(i-1)(i＝1,2...8)，以及上述公式中的其他常量64αT²2^p、8f_aT2^p、8(6+2i)αT²2^p-1(i＝1,2...8)等，然后求取实时角度数据，具体方法如下。

第i(i＝1,2...8)路的实时数据为：

第1个DAC时钟周期：Θ(i-1)：初值

第2个DAC时钟周期：Θ(8+i-1)＝8f_aT2^p+8(6+2i)αT²2^p-1+Θ(i-1)

第3个DAC时钟周期：Θ(16+i-1)＝8f_aT2^p+8(6+2i)αT²2^p-1+64αT²2^p+Θ(7+i)

…

第m+1个DAC时钟周期：

Θ(8m+i-1)＝8f_aT2^p+8(6+2i)αT²2^p-1+64(m-1)αT²2^p+Θ(8m+i-9)

(a5)使用FPGA内部的“Sine/Cosine Look-Up Table”核，选取合适的量化位宽以及输出数据位宽，求取实时角度的余弦值。实施例采用8路数据并行处理，所以共需要建立8个独立的“Sine/Cosine Look-Up Table”，采用16位角度量化位宽，即“Sine/Cosine Look-Up Table”核的输入数据即为前述实时角度数据Θ的高16位。输出数据位宽为10bit，与DAC芯片EV10DS130AG的输入位宽一致。

(a6)结合DAC芯片的器件手册，选取合理的MUX配比值，控制DAC芯片实时输出宽带线性调频信号。实施例中DAC芯片采用4:1MUX配比，8路角度数据分别通过相对应的“Sine/Cosine Look-Up Table”核，计算出实时地8路余弦数字量，然后第1路与第5路、第2路与第6路、第3路与第7路、第4路与第8路通过四个ODDR核，将8路100MHz的数据合并为4路200M的数据，之后再经过单端转差分处理后最终输出给DAC芯片。FPGA软件接口示意图如图3所示。

实施例中DAC芯片EV10DS130AG有效位数8位，根据当前设计采用MATLAB进行了仿真分析，设计实例结果与仿真分析基本一致。图4给出了基于FPGA和DAC的宽带线性调频信号的频谱特性，图4中(a)为理论波形的频谱，图4中(b)为实施例的仿真波形频谱，可以看出实施例仿真波形的带宽与理想波形的带宽完全一致，实施例仿真波形的带外抑制方面不及理想波形，但能够达到50dBc，满足使用要求；图5给出了宽带线性调频信号的频率误差曲线，经计算，宽带线性调频信号的线性度<0.3％，宽带线性调频信号的频率一致性较好。实际应用中，增加实时角度计算的量化位数、选取有效位数更高的DAC芯片都能够提高宽带线性调频信号的带外抑制，减小频率误差。

应用本发明方法，宽带线性调频信号的时宽、带宽、调频斜率、调制模式均可实时切换和控制。相对于传统的使用FPGA芯片控制DDS芯片(常用芯片：AD公司的AD9858)产生线性调频信号，该方法一方面提高了线性调频信号的调频精度，另一方面突破了DDS芯片产生线性调频信号频率限制的瓶颈；相对于传统的从FPGA内部或外部存储器中读取波形数据，控制DAC芯片实时产生线性调频信号的方法，该方法一方面提高了线性调频信号产生的自适应性，另一方面突破了传统方法FPGA内部存储器资源受限的瓶颈。使用FPGA芯片实时地计算线性调频信号的角度信息，能够大幅度的降低FPGA的资源使用率，同时能够根据任务要求实时切换线性调频信号的控制参数。在DAC控制方面，采用多路数据并行处理的方式，大幅降低了FPGA的处理速率，从而降低了FPGA程序设计的时序风险，提高了设计的可靠性。本发明可以用于多种参数化的宽带线性调频信号的实时产生，具有广阔的发展应用前景。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。