公开/公告号CN107180858A
专利类型发明专利
公开/公告日2017-09-19
原文格式PDF
申请/专利权人 安徽富芯微电子有限公司;
申请/专利号CN201710365079.1
申请日2017-05-22
分类号H01L29/10(20060101);H01L21/336(20060101);H01L29/74(20060101);
代理机构11390 北京和信华成知识产权代理事务所(普通合伙);
代理人胡剑辉
地址 230000 安徽省合肥市高新区望江西路860号创新大厦521室
入库时间 2023-06-19 03:21:52
法律状态公告日
法律状态信息
法律状态
2019-10-29
授权
授权
2018-06-26
著录事项变更 IPC(主分类):H01L29/10 变更前: 变更后: 申请日:20170522
著录事项变更
2017-10-20
实质审查的生效 IPC(主分类):H01L29/10 申请日:20170522
实质审查的生效
2017-09-19
公开
公开
技术领域
本发明属于半导体分立器件领域,尤其涉及一种采用异质结结构的可控硅及其制造方法。
背景技术
可控硅是一种常见的三端器件,通过施加合适的栅极电流可以触发器件进入导通状态。触发电流由栅极偏置电路提供,触发电流过大意味着栅极偏置电路功耗大、触发电路复杂,为了降低栅极偏置电路的功耗,在一定的范围内减小触发电流是有必要的。为了减小常温下可控硅的触发电流,工艺上常用的一种方法是提高N+阴极区的掺杂浓度,减小P型短基区的掺杂浓度,减小NPN三极管有效基区宽度,使得可控硅体内NPN三极管的放大系数变大,从而起到减小触发电流的作用。然而对N+阴极区进行重掺杂有可能会导致发射区重掺杂效应,N+阴极区(NPN三极管的发射区)的禁带宽度变窄,造成NPN管发射区内少子电流增大,使得NPN三极管放大系数减小,可控硅的触发电流反而会增大;而减小NPN三极管有效基区宽度通常会导致可控硅击穿电压降低。
另一方面,较小触发电流的可控硅工作在高温条件下时,体内三极管的放大系数会随温度升高而增大,可控硅触发电流减小,误触发概率大大增加,这会影响到器件和电路的正常工作,严重时甚至使可控硅一直处于导通状态,失去开关的作用。因此,可控硅在高温条件下工作时稳定性的问题变得不容忽视。
发明内容
本发明的目的在于克服现有技术存在的以上问题,提供一种采用异质结结构的可控硅及其制造方法,目的是减小常温下可控硅的触发电流,避免发射区重掺杂效应的发生,提高可控硅在高温下工作的稳定性。
为实现上述技术目的,达到上述技术效果,本发明通过以下技术方案实现:
一种采用异质结结构的可控硅,包括P型穿通区、N型长基区、P+阳极区、P型短基区,P型穿通区设于N型长基区两侧,N型长基区上侧设有P型短基区,N型长基区下侧设有P+阳极区,P+阳极区下侧与阳极相连;
所述P型短基区上侧设有N+阴极区,N+阴极区上侧与阴极相连;
所述P型短基区与P型穿通区之间设有沟槽;
所述P型穿通区、N+阴极区、P型短基区上侧均覆有氮化硅钝化层;
所述P型短基区上侧还设有门极。
进一步地,所述P型穿通区、N型长基区、P+阳极区、P型短基区的材料均为硅,N+阴极区的材料为碳化硅。
进一步地,所述N+阴极区的材料为宽禁带半导体材料,该宽禁带半导体材料采用氮化镓或砷化镓。
本发明还提供一种采用异质结结构的可控硅制造方法,所述方法包括以下步骤:衬底材料准备、氧化、穿通区光刻、穿通扩散、短基区扩散、浓硼区光刻、浓硼区扩散、阴极区光刻、N型掺杂碳化硅外延生长、碳化硅刻蚀、沟槽光刻、沟槽腐蚀、氮化硅钝化、玻璃钝化、引线孔光刻、蒸铝、铝反刻、铝合金、背面金属化。
进一步地,所述衬底材料准备步骤中选择N型半导体硅片,所选N型半导体硅片电阻率为30~300Ω·cm,硅片厚度为230~300μm,并进行双面抛光。
进一步地,所述氧化步骤的条件是氧化温度为1000℃~1100℃,时间为4h~8h,氧化层的厚度为1.4μm~2μm。
进一步地,所述穿通扩散的步骤为:首先对穿通区进行硼预淀积,温度为1050℃~1100℃,时间为2h~4h,方块电阻为3~5Ω/□;然后对穿通区进行再扩散,温度为1200℃~1270℃,时间为120h~180h。
进一步地,所述短基区扩散的步骤为:首先对短基区进行淡硼预淀积,温度为850℃~950℃,时间为0.5h~1h,方块电阻为30~50Ω/□;然后对短基区进行硼再扩散,温度为1200℃~1250℃,时间为25h~30h,方块电阻为60~100Ω/□,结深为35μm~40μm。
进一步地,所述浓硼区扩散的步骤为:首先进行浓硼预淀积,温度为1000℃~1050℃,时间为1h~2h,方块电阻为5~8Ω/□;然后进行浓硼再扩散,温度为1200℃~1250℃,时间为5h~8h。
进一步地,所述N型掺杂碳化硅外延生长步骤的条件是温度为1500℃~1700℃,时间为1h~2h;沟槽腐蚀步骤的条件是槽深为50~70μm。
本发明的有益效果是:
本发明与常规可控硅结构相比较,本发明的结构中由P型短基区和N+阴极区形成的PN结只存在于体内,器件表面没有PN结,并且本结构的正面覆盖了氮化硅作为钝化层,这些特征可以大大减小表面态对器件的不利影响,使器件的漏电流维持在一个很低的量级,减小了常温下可控硅的触发电流,避免发射区重掺杂效应的发生,提高可控硅在高温下工作的稳定性。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是本发明的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
如图1所示的一种采用异质结结构的可控硅,包括P型穿通区1、N型长基区2、P+阳极区3、P型短基区8,P型穿通区1设于N型长基区2两侧,N型长基区2上侧设有P型短基区8,N型长基区2下侧设有P+阳极区3,P+阳极区3下侧与阳极4相连,P型穿通区1、N型长基区2、P+阳极区3、P型短基区8的材料均为硅,N+阴极区7的材料为碳化硅或宽禁带半导体材料,该宽禁带半导体材料可采用氮化镓或砷化镓;
P型短基区8上侧设有N+阴极区7,N+阴极区7上侧与阴极6相连,N+阴极区与P型短基区构成NPN三极管的异质发射结;
P型短基区8与P型穿通区1之间设有沟槽10;
P型穿通区1、N+阴极区7、P型短基区8上侧均覆有氮化硅钝化层5;
P型短基区8上侧还设有门极9。
本发明的技术原理为:
室温下本征硅的禁带宽度为1.1eV,而室温下本征碳化硅的禁带宽度为2.9eV,几乎是本征硅禁带宽度的3倍。这也意味着用碳化硅作为N+阴极区(NPN三极管发射区)的材料可以大幅减小从P型短基区注入N+阴极区内的少子电流,增大发射结注入效率,从而增大NPN三极管的放大系数,使得触发电流减小。因为采用异质结结构可以明显增大NPN三极管的放大系数,即使发射区不进行重掺杂也可以使可控硅满足开启条件:
αNPN+αPNP≥1
(αNPN和αPNP分别代表可控硅体内NPN三极管和PNP三极管的电流增益)
所以碳化硅的掺杂浓度可以相对低一些,这样可以有效避免发射区重掺杂效应的发生。由于三极管的放大系数具有正温特性,可控硅在高温下工作时触发电流会减小,三极管的放大系数与温度的关系满足式(1):
(1)
式中C为与T无关的常数,ρoh是P型短基区的方块电阻,实际测量表明ρoh近似为T的线性函数,ΔEge和ΔEgb分别为N+阴极区和P型短基区的禁带变窄量,φ为碳化硅和硅单晶界面的表面电势。令函数
(2)
式(2)等式两边同时对T求偏导得到:
式(3)表明hFE的温度特性主要由(ΔEge-ΔEgb-qφ)项来决定,要提高可控硅的温度稳定性需要降低阴极区的禁带变窄量,而禁带宽度Eg又是温度和掺杂浓度的函数,具体关系式如下:
(4)
式(4)等式右边第一项代表室温下本征材料的禁带宽度,第二项反映温度对禁带宽度的影响,第三项中ND代表掺杂浓度,N0为发生简并时的掺杂浓度,对于特定的材料Z、k、N0、λ都是常数,ND/N0的值决定了掺杂浓度对禁带宽度的影响,显然掺杂浓度ND越小,ND/N0就越小,第三项的值也就越小,这意味着掺杂浓度对禁带宽度的影响也就越小,换言之,禁带宽度的变窄量受掺杂浓度的影响也就越小。由于本结构的N+阴极区掺杂浓度小,(ΔEge-ΔEgb)的值比常规可控硅体内的NPN三极管的小很多,足够小的(ΔEge-ΔEgb-qφ)也带来了足够小的综上所述,本结构可控硅体内NPN三极管的放大系数hFE是温度的弱函数,受温度影响较小,因此高温环境对触发电流的影响相应也小,可控硅在高温下工作的稳定性得到了显著改善。
实施例1:
一种采用异质结结构的可控硅制造方法,该制造方法包括以下步骤:
S1:衬底材料准备:准备好N型半导体硅片,所选N型半导体硅片电阻率为200Ω·cm,硅片厚度为270μm,并进行双面抛光;
S2:氧化:对硅片进行氧化,氧化温度控制在1050℃,时间为6h,氧化层的厚度为1.7μm;
S3:穿通区光刻:采用穿通光刻版,将硅片双面对准光刻;
S4:穿通扩散:首先对穿通区进行硼预淀积,温度为1070℃,时间为3h,方块电阻为4Ω/□;然后对穿通区进行再扩散,温度为1235℃,时间为150h;
S5:短基区扩散:首先对短基区进行淡硼预淀积,温度为900℃,时间为0.7h,方块电阻为40Ω/□;然后对短基区进行硼再扩散,温度为1225℃,时间为27h,方块电阻为80Ω/□,结深为37μm;
S6:浓硼区光刻:对浓硼区进行光刻;
S7:浓硼区扩散:首先进行浓硼预淀积,温度为1030℃,时间为1.5h,方块电阻为6Ω/□;然后进行浓硼再扩散,温度为1230℃,时间为6h;
S8:阴极区光刻:采用阴极区光刻版对阴极区进行光刻;
S9:N型掺杂碳化硅外延生长:温度为1600℃,时间为1.5h;
S10:碳化硅刻蚀:采用碳化硅反刻版对碳化硅进行刻蚀;
S11:沟槽光刻:采用槽版对沟槽进行光刻;
S12:沟槽腐蚀:对沟槽进行腐蚀,槽深为60μm;
S13:氮化硅钝化:对P型穿通区、N+阴极区、P型短基区上侧进行氮化硅钝化;
S14:玻璃钝化:对门极、阴极和沟槽涂敷玻璃粉后进行烧结,形成玻璃钝化层;
S15:引线孔光刻:采用引线孔版进行引线孔光刻;
S16:蒸铝:铝层厚度为4.5μm;
S17:铝反刻:采用铝反刻版进行铝反刻;
S18:铝合金:对铝反刻后的硅片进行合金操作;
S19:背面金属化:对硅片背面蒸发Ti-Ni-Ag层。
实施例2:
一种采用异质结结构的可控硅制造方法,该制造方法包括以下步骤:
S1:衬底材料准备:准备好N型半导体硅片,所选N型半导体硅片电阻率为300Ω·cm,硅片厚度为300μm,并进行双面抛光;
S2:氧化:对硅片进行氧化,氧化温度控制在1100℃,时间为8h,氧化层的厚度为2μm;
S3:穿通区光刻:采用穿通光刻版,将硅片双面对准光刻;
S4:穿通扩散:首先对穿通区进行硼预淀积,温度为1100℃,时间为4h,方块电阻为5Ω/□;然后对穿通区进行再扩散,温度为1270℃,时间为180h;
S5:短基区扩散:首先对短基区进行淡硼预淀积,温度为950℃,时间为1h,方块电阻为50Ω/□;然后对短基区进行硼再扩散,温度为1250℃,时间为30h,方块电阻为100Ω/□,结深为40μm;
S6:浓硼区光刻:对浓硼区进行光刻;
S7:浓硼区扩散:首先进行浓硼预淀积,温度为1050℃,时间为2h,方块电阻为8Ω/□;然后进行浓硼再扩散,温度为1250℃,时间为8h;
S8:阴极区光刻:采用阴极区光刻版对阴极区进行光刻;
S9:N型掺杂碳化硅外延生长:温度为1700℃,时间为2h;
S10:碳化硅刻蚀:采用碳化硅反刻版对碳化硅进行刻蚀;
S11:沟槽光刻:采用槽版对沟槽进行光刻;
S12:沟槽腐蚀:对沟槽进行腐蚀,槽深为70μm;
S13:氮化硅钝化:对P型穿通区、N+阴极区、P型短基区上侧进行氮化硅钝化;
S14:玻璃钝化:对门极、阴极和沟槽涂敷玻璃粉后进行烧结,形成玻璃钝化层;
S15:引线孔光刻:采用引线孔版进行引线孔光刻;
S16:蒸铝:铝层厚度为5.0μm;
S17:铝反刻:采用铝反刻版进行铝反刻;
S18:铝合金:对铝反刻后的硅片进行合金操作;
S19:背面金属化:对硅片背面蒸发Ti-Ni-Ag层。
实施例3:
一种采用异质结结构的可控硅制造方法,该制造方法包括以下步骤:
S1:衬底材料准备:准备好N型半导体硅片,所选N型半导体硅片电阻率为30Ω·cm,硅片厚度为230μm,并进行双面抛光;
S2:氧化:对硅片进行氧化,氧化温度控制在1000℃,时间为4h,氧化层的厚度为1.4μm;
S3:穿通区光刻:采用穿通光刻版,将硅片双面对准光刻;
S4:穿通扩散:首先对穿通区进行硼预淀积,温度为1050℃,时间为2h,方块电阻为3Ω/□;然后对穿通区进行再扩散,温度为1200℃,时间为120h;
S5:短基区扩散:首先对短基区进行淡硼预淀积,温度为850℃,时间为0.5h,方块电阻为30Ω/□;然后对短基区进行硼再扩散,温度为1200℃,时间为25h,方块电阻为60Ω/□,结深为35μm;
S6:浓硼区光刻:对浓硼区进行光刻;
S7:浓硼区扩散:首先进行浓硼预淀积,温度为1000℃,时间为1h,方块电阻为5Ω/□;然后进行浓硼再扩散,温度为1200℃,时间为5h;
S8:阴极区光刻:采用阴极区光刻版对阴极区进行光刻;
S9:N型掺杂碳化硅外延生长:温度为1500℃,时间为1h;
S10:碳化硅刻蚀:采用碳化硅反刻版对碳化硅进行刻蚀;
S11:沟槽光刻:采用槽版对沟槽进行光刻;
S12:沟槽腐蚀:对沟槽进行腐蚀,槽深为50μm;
S13:氮化硅钝化:对P型穿通区、N+阴极区、P型短基区上侧进行氮化硅钝化;
S14:玻璃钝化:对门极、阴极和沟槽涂敷玻璃粉后进行烧结,形成玻璃钝化层;
S15:引线孔光刻:采用引线孔版进行引线孔光刻;
S16:蒸铝:铝层厚度为4.0μm;
S17:铝反刻:采用铝反刻版进行铝反刻;
S18:铝合金:对铝反刻后的硅片进行合金操作;
S19:背面金属化:对硅片背面蒸发Ti-Ni-Ag层。
本发明与常规可控硅结构相比较,本发明的结构中由P型短基区和N+阴极区形成的PN结只存在于体内,器件表面没有PN结,并且本结构的正面覆盖了氮化硅作为钝化层,这些特征可以大大减小表面态对器件的不利影响,使器件的漏电流维持在一个很低的量级,减小了常温下可控硅的触发电流,避免发射区重掺杂效应的发生,提高可控硅在高温下工作的稳定性。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。
机译: 采用扩展异质结和阶梯梯度减反射结构的多结太阳能电池及其制造方法
机译: 采用扩展异质结和阶梯式减反射结构的多结太阳能电池及其制造方法
机译: 一种异质结双极元件的制造方法及其双极元件的结构