一种通用输入输出时序处理器及时序输入输出控制方法

摘要

本发明涉及一种通用输入输出时序处理器及时序输入输出控制方法，由总线接口桥、处理器寄存器堆、时序控制状态机、时序发生计数器、时序RAM存储器、串并转换控制器组成，所述处理器寄存器堆包含多个序列控制寄存器组。本发明的有益效果是：实现一种通用的，即支持各种数字端口输入输出时序变化要求，应对复杂多变的各种数字接口协议；降低芯片研发周期；功耗更低。