一种基于System Verilog实现的可编程逻辑算法块自动化验证平台

摘要

本发明提供一种基于System Verilog实现的可编程逻辑算法块自动化验证平台，包括顶层测试模块、测试激励自动生成模块、虚接口连接模块、算法库、参考模型建立模块和自动检查模块。顶层测试模块开启测试命令，数据在激励自动生成模块产生，通过虚接口连接模块传递到被测对象和参考模型，被测对象接收到数据后根据要求进行处理，参考模型也对数据进行处理，最后被测对象、参考模型将产生的数据通过虚口连接模块传递到自动检查模块做比对处理，检查模块输出比对的结果。本发明采用Systerm Verilog的虚接口的方式，将测试平台与被测对象分离，使测试平台不随测试对象的改变大幅度的变化，重用率高。