一种自动平衡工艺偏差和温度影响的延迟线

摘要

本发明一种自动平衡工艺偏差和温度影响的延迟线，所述延迟线由多个延迟单元串联连接，每个所述延迟单元包括一个延迟电路和一个反向电路；晶体管P1、P2、P3、P4为尺寸相同的PMOS晶体管，晶体管N1、N2、N3、N4为尺寸相同的NMOS晶体管；所述晶体管P1、P3、N1、N3构成一个所述延迟电路；所述晶体管P2、P4、N2、N4构成一个所述反向电路。采用本发明方法设计的延迟线能够自动调整延迟单元的高低电平占空比，使得信号的高低电平占空比近似为1/2；采用本发明设计的延迟线能够有效提高输入信号的频率动态范围，能减小延迟锁定环的锁定时间；采用本发明设计的延迟线结构简单，采用标准的CMOS电子器件，能够有效节省芯片面积和成本。